1.器件摆放重叠,应保持一定间距
2.差分对内等长错误
3.时钟线需要包地打孔处理
4.多处飞线没有连接
5.以太网芯片到CPU的GMII接口线的发送部分需要等长,建立rx、tx分别等长控制100mil误差范围
6.差分没有建立对内等长规则,差分对内等长误差5mil范围内
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
1.器件摆放重叠,应保持一定间距
2.差分对内等长错误
3.时钟线需要包地打孔处理
4.多处飞线没有连接
5.以太网芯片到CPU的GMII接口线的发送部分需要等长,建立rx、tx分别等长控制100mil误差范围
6.差分没有建立对内等长规则,差分对内等长误差5mil范围内
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教: