扫码关注
- 全部
- 默认排序
GND跟电源网路都没有处理：地址线都有及个别的没有跟BGA内的扇孔连接：等长线的GAP尽量大于等于3W，不要太短了：数据线一组走线尽量紧凑点：看下是否存在间距报错:等长线之间要满足3W间距原则：上述一致问题，等长线GAP满足下3W长度：间距
电源信号都没有处理：注意等长线的GAP尽量满足大于等于3W长度：可以减少串扰。注意看下xsignals分组 U16 -U17没有信号：数据跟地址用GND走线隔开：此处电源可以在电源层分割：以上评审报告来源于凡亿教育90天高速PCB特训班作业
注意数据线之间等长需要满足3W2.串组两端的信号也要加入地址信号进行等长3.地址线和数据线之间需要画一根地线进行分开4.电源需要再电源平面层进行处理，打孔进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课
注意数据线之间等长需要满足3W2.次根信号等长不满足原理图要求3..地址线之间等长也需要满足3W4.存在开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item
时钟信号等长不符合要求2.器件摆放注意间距，一般建议1.5mm3.器件摆放注意干涉4.此处等长需要优化一下其他没什么问题以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https:
注意此处扇孔可以直接打在走线中间，这样拉出去形成了直角：注意个别过孔的间距，不要割裂了铜皮：注意数据组跟地址控制时钟组之间用GND走线隔开：再有空间的情况下 ，自己处理下。等长注意GAP尽量大于等于3W长度：优化处理下。其他的等长误差没什么
注意数据线和地址线之间需要满足20mil的间距要求2.存在短路3.注意数据线和地址线需要进行等长处理，并满足3W间距4.走线注意能拉直尽量拉直5.扇孔可以在优化一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班
器件摆放干涉2.走线尽量不要从小器件中间穿3.数据线等长误差+-25mil，也就是50mil，后期自己重新设置一下4.地址线误差是+-50mil5.数据线等长存在误差报错地址线也存在同样的问题，后期自己绕一下蛇形等长6.数据线和地址线之间最
DDR电路简介RK3588 DDR 控制器接口支持 JEDEC SDRAM 标准接口，原理电路16位数据信号如图8-1所示，地址、控制信号如图8-2所示，电源信号如图8-3所示。电路控制器有如下特点：1、兼容 LPDDR4/LPDDR4X/
