找到 “顶底层” 相关内容 条
  • 全部
  • 默认排序

布线前须将规则设置好,一般在Layout内添加规则及层叠,注意将布线层选。在Router组件执行菜单命令“工具-选项”,在“选项”对话框“布线”标签页进行参数设置。注意选择好“布线角度”、“交互式布线”等参数,层对设置顶底层,一般不建议打开

PADS布线与修线操作

电源输出的滤波电容要靠近输出管脚放置2.USB的电容放置不到位,应该线经过电容在连接到USB器件,差分出线要耦合出线,走在一起3.器件干涉4.SDRAM的滤波电容尽量保证一个管脚一个5.顶底层器件干涉,顶层器件是插件,你底层也放器件,后期不

立创EDA梁山派-uae作业评审报告

布线应从焊盘的长方向出线,避免从宽方向和四角出线。2. 布线尽量避免直角锐角布线,导致转角位置阻抗变化和造成信号反射;尽量避免线从其他器件中心穿过。3.建议顶底层整版覆地铜处理,器件就近打孔接地减短回流路径。4.电源稳压芯片输入电路应该先经

1327 0 0
CH9344公益评审报告

确认一下此处是否满足载流,自己铺铜时用铜皮包裹焊盘2.贴片器件放置时尽量离高器件远一点3.注意走线不要有任意角度4.器件摆放尽量中心对齐处理5.还存在GND网络没连接上,后期自己打孔后在顶底层铺铜尽量连接以上评审报告来源于凡亿教育90天高速

90天全能特训班17期pads-呵呵-5路DCDC作业评审

此处网络未导入pcb2.走线未从焊盘中心出线3.器件摆放尽量中心对齐处理4.后期自己在顶底层铺地网络进行连接如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?spm=a1z

90天全能特训班17期AD-江-5路DCDC作业评审

1.变压器下方需要在所有层单独放置铺铜挖空,例如顶层放一个底层再放一个铺铜挖空。2.电源电容的输入输出都需要加粗载流。3.顶底层需要整版铺地铜处理4.TX等长组需要建立xSignals,前后段合并一起等长5.差分对内等长误差要控制在5mil

90天全能特训班18期-AD李侠鑫-第四次作业-百兆网口的PCB设计 -作业评审

注意差分凸起高度不能超过线距的两倍2.差分走线需要优化一下3.时钟信号尽量包地处理4.电容尽量靠近管脚均匀摆放5.差分出线要尽量耦合,后期自己优化一下6.存在多处开路后期自己在顶底层铺上电源和地铜皮7.变压器需要挖空所有层处理

allegro 弟子计划-黄婷婷-百兆网口

建议顶底层可以铺上大地铜:铜皮注意这种尖角:注意此处的铜皮 不要铺到晶振内部,晶振需要净空:晶振包地处理沿着器件丝印边框打孔:跨接器件两边可以多打地过孔:差分打孔换层的两侧可以放置地过孔,缩短回流路径:此处晶振净空调整下:等长之间注意保持3

AD-全能21期-DM642开发板第一次作业

老师, ad18 怎么把器件从顶层放置到底层呢?嗯嗯,谢谢老师