扫码关注
在印制电路板（PCB）的布局布线环节，很多小白通常会以为PCB的布局布线无需抑制电磁干扰，导致成品出来后依然存在电磁兼容性问题。那么我们该如何在PCB布局布线中抑制电磁干扰，争取提高设计效率？
1、电源线的布置
PCB板上的电源供电线由于给板上的数字逻辑器件供电，线路汇总存在着瞬态变化的供电电流，因此将向空间辐射电磁骚扰。供电线路电感又将引起共阻抗耦合干扰，同时会影响集成片的响应速度和引起供电电压的振荡。工程师一般采用滤波去耦电容和减小供电线路特性阻抗的方法来抑制电源线中存在的骚扰。
2、双面板上采用轨线对供电
双面板上采用轨线对供电，轨线应尽可能粗，并相互靠近。供电环路面积应减小到最低程度，不同电源的供电环路不要相互重叠。如印刷板上布线密度较高不易达到上述要求，则可采用小型电源母线条插在板上供电。多层板的供电有专用的电源层和地线层，面积大，间距小，特性阻抗可小于1Ω。
3、供电线路的布置
PCB板上的供电线路应加滤波器和去耦电路。在板的电源引入端使用大容量的电解电容（10uF-100uF）做低频滤波，再并联一只0.01uF-0.1uF的陶瓷电容作高频滤波。板上集成片的电源引脚和地线引脚之间应加0.01uF的陶瓷电容进行去耦，至少每3块集成片应有一个去耦电容。去耦电容应贴近集成片安装，连接线应尽量短，最大不应超过4cm。去耦回路的面积也应可能减小。多层板的电源层和地线层之间的电容也参与去耦，主要是对频率较高的频段而言的。如果层店容量不足，板上可再另加去耦电容。采用表面安装（STM）的去耦电容可与进一步减小去耦回路的面积，达到良好的滤波效果。
4、信号线的阻抗匹配问题
应考虑信号线阻抗匹配问题，所谓阻抗匹配就是信号线的负载应与信号线的特性阻抗相等。特性阻抗与信号线的宽度、与地线层的距离以及板村的介电常数等物理因素有关，是信号线的固有特性。
阻抗不匹配将引起传输信号的反向，使数字波形产生振荡，造成逻辑混乱。通常信号线的负载是芯片，基本稳定，造成不匹配的原因主要是信号线走线过程中本身的特性阻抗的变化，例如走线的宽窄不一，走线拐弯，经过过孔等。所以，布线时应采取以下措施，使得信号线全程走线的特性阻抗保持不变：
①高速信号线布置在同一层上，不经过过孔。一般数字信号线应避免穿过二个以上的过孔。
②信号线拐90°直角会产生特性阻抗变化，所以拐角处应设计成弧形或轨线的外侧用两个45°角连接。
③信号线不要离印制板边缘太近，留有的宽度应至少大于轨线层和地线层的距离（约为0.15mn)，否则会引起特性阻抗变化，而且容易产生边缘场，增加向外的辐射。
④时钟发生器如有多个负载，则不能用树型结构走线，而应用蜘蛛网型结构走线，即所有的时钟负载直接与时钟功率驱动器相互连接。
在印制板上不允许有任何电气上没有连接并悬空的金属存在，例如集成片上空闲的引脚、散热片、金属屏蔽罩、支架和板上没有利用的金属面等都应该就近接地线层。
