扫码关注
在GHz级信号速率时代，EMC问题早已成为高速PCB设计的核心挑战，因此本文将从工程师成长阶段出发，看看不同阶段的工程师在高速PCB EMC设计上有什么不同。
1、初级工程师：基础规则与布局优化
①信号回流路径控制
关键信号（如DDR、PCIe）必须保证完整回流平面，避免跨平面分割。
差分对紧耦合布线，间距≤2倍线宽，阻抗控制误差≤10%。
②电源去耦设计
芯片电源引脚放置0.1μF（X5R）和10μF（X7R）电容组合，距离引脚≤5mm。
避免电容串联，并联电容间距≥3倍电容直径。
③层叠策略
6层板推荐：Sig-Gnd-Sig-Pow-Gnd-Sig，信号层相邻地平面间距≤4mil。
2、中级工程师：干扰抑制与策略升级
①串扰防控
3W规则升级：关键信号线间距≥5倍线宽，或采用地线隔离带。
敏感线（如模拟信号）包地处理，地线宽度≥3倍线宽。
②端接技术
单端信号：源端串联33Ω电阻（误差≤5%）。
差分信号：终端并联100Ω电阻，靠近接收端放置。
③过孔优化
高速信号（>5Gbps）过孔数量≤2个，反焊盘直径≥20mil。
背钻工艺处理未连接层，残留桩长≤10mil。
3、高级工程师：系统级与仿真验证
①电源完整性（PI）分析
目标阻抗：数字电路≤10mΩ，模拟电路≤1mΩ。
平面谐振抑制：在关键频率点（如100MHz）增加解耦电容。
②电磁场仿真
近场扫描定位辐射热点，优先处理1GHz以上频段。
屏蔽结构优化：金属屏蔽罩接地孔间距≤5mm，缝隙宽度≤0.5mm。
③SI/PI协同设计
提取全板S参数，验证眼图余量（>30%单位间隔）。
动态电压调整（DVFS）场景下，验证电源噪声对时序的影响。
4、跨阶段通用原则
前仿真优先：布局前完成拓扑规划，避免后期返工。
分层检查：设计后执行DRC+EMC专项检查（如信号跨分割、电容过密）。
实测验证：使用近场探头扫描关键区域，频谱仪验证辐射超标点。
本文凡亿教育原创文章，转载请注明来源！
