行业资讯 I 2D/3D 热分析和三裸片堆叠设计实现-凡亿课堂

Cadence员工Mohamed Naeim 博士曾在CadenceLIVE 欧洲用户大会上做过一场题为《2D/3D 热分析和三裸片堆叠设计实现》的演讲，本文将详细讲述该演讲内容。

实验：两个裸片是否优于一个裸片？

由于线长缩短，3D-IC 会减少功耗，带来性能提升。在此，3D-IC 指的是将一个裸片（或两个）摆放在另一个裸片之上，而不是指基于中介层的设计。在这种情况下，由于两个裸片之间的热量不易散出，将两个裸片堆叠在一起会导致温度升高。3D 热分析建立在对每个裸片进行热分析的基础之上，因此必须要先进行有效的 2D 热分析。

上图是实验设置。使用 Cadence Voltus IC Power Integrity Solution 生成用于热仿真的功耗图，然后再用 Celsius Thermal Solver 生成热功耗图。这样就能对功耗、压降和电子迁移进行兼顾热影响的分析。

使用的实验设计是一个多核心集群，有 256 个 32 位 RISC-V 内核，无 L2 高速缓存，和一个 MemPool 组。该集群有 200 万标准单元和 384 个内存宏。由于线长较短，简单地将设计随意一分为二，的确可以实现 3D-IC 设计的性能提高，但正如预期的那样，与 2D 基线（将整个芯片设计成一个裸片）相比，温度有所升高。

可以采用三种方法来改善这种情况：

改进封装和冷却技术
不要按 1:1 的比例拆分设计，而是将存储单元放置在逻辑单元上 (Memory-on-Logic ，MoL)
或者反过来，将逻辑单元放置在存储单元上 (Logic-on-Memory，LoM)

上图左侧显示的是基线（全部位于一个裸片上），右侧显示的是相应的 3D 设计，整个设计对半拆分成顶部和底部裸片。

上图是 3D 版本中各层的堆叠方式。底部裸片的基板厚度为 300 纳米，总厚度为 6.2 微米。底层裸片有一个背面电源分配网络（Backside Power Delivery Network ,BSPDN)。顶部裸片没有背面金属，硅基板厚度为 500 微米，BEOL 厚度为 1.4 微米，总厚度为 501.4 微米。这是一个普通的正面电源分配网络。