微博

微信

复制链接

电子产业一站式赋能平台

觅一惘-第四次作业千兆网口PCB模块设计作业评审

PCB Layout

2023-04-26 15:47

690

这里有未连接的线路

变压器下未挖空处理

这两组差分对内误差要小于5mil

晶振背面不允许走线和放置器件，并且晶振需要包地处理

变压器这里的线除了差分要不小于20mil

这个间距要大于1mm

这里走线不满足载流

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

登录后查看更多

评审

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 觅一惘百兆网口PCB模块设计作业评审 下一篇 软件or硬件？硬件的前途到底在哪里？

Allegro如何将一个PCB复制到另一个PCB？

在PCB设计中，电子工程师可能会需要将一个已经设计好的PCB复制到另一个PCB中，以此减少重新布局和连接的工作量，在Cadence Allegro软件中如何实现这一步骤？这篇文或许能给你些参考。1、打开原石PCB和目标PCB文件首先，打开包

凡亿助教-小燕

2023-06-18 14:30

浏览数8591

Cadence Allegro 17.2高级功能- Label Tune 批量字符对齐功能

Allegro Productivity Toolbox组件所带来了很多高级命令，今天我们一起学的Label Tune就是其中一个。Label Tune是用来做批量的元件字符对齐操作的命令，可以支持对丝印、显示、装配层的字符对齐操作。我们知道PCB设计里面，丝印可以给贴片和识图的工程师提供一个位置参考，可以让工程师能够快速的找到元件在PCB上的位置。如下图所示，这样整齐的丝印排列可以让工程师快速定位元件位置。

李增（WareLEO)

2020-07-13 20:32

浏览数1.26w

90天全能特训班19期 allegro -THE -DCDC

反馈需要从最后一个电容后面取样进行连接，走一根10mil的线2.存在多处开路3.电感所在层需要挖空处理4.散热焊盘中间要打孔进行回流，过孔要开窗，最好在阻焊层画铜皮进行开窗增加扇热5.器件摆放尽量中心对齐以上评审报告来源于凡亿教育90天高速

PCB鬼才

2023-06-25 15:14

浏览数1294

90天全能特训班20期-Candence16.6-Hello-第一次作业-DCDC

1.多处焊盘存在飞线没有连接2.应该在底层整版铺GND铜皮处理3. 相邻电路大电感需要朝不同方向垂直摆放，电感下方应做铺铜挖空处理。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：

PCB百晓通

2023-09-25 17:43

浏览数678

【Allegro封装库设计50问解析】第41问热风焊盘怎么从PCB板上导出去进行调用呢？

答：在导网表时，如果碰到有缺失Flash的报错，而正好缺失的Falsh在另一个项目中使用过，我们可以从另一个PCB中调用，具体的步骤如下：第一步，打开PCB，点击File-Export-Libraries…，在弹出的对话框中勾选Shape and flash symbols、No library dependencies选项，设置好导出的文件夹路径，点击Export导出，如图4-111所示；