- 全部
- 默认排序
时钟信号等长错误数据线分组却少网络等长绕线太丑,信号流向尽量顺畅以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?s
走线需要优化,同网络的线也要保存3w差分对内不等长很多地方数据线不满足3w以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.
数据线线距不满足3w这里差分等长间距不能大于2Svref离数据线太近了以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.ht
存在短、天线、间距报错布线要求3w间距规则等长绕线太乱,锯齿状等长尽量咬合地址线等长不达到要求误差范围时钟线等长错误电源布线注意加粗以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:
还有地网络并未处理,还有飞线:对应器件就近管脚放置:过孔数量根据载流大小计算下个数,再加2-4个过孔的裕量就可以了:底层器件尽量整体中心对齐放置:以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PCB特训班课程可以访问链接或
电源管脚拉出来之后加粗到15MIL:HDMI差分组 组内等长以及组跟组等长误差没问题了。以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.co
电源输出应打孔到最后一个器件后方器件摆放干涉,电容到芯片要保留一些间距,不能靠的太近以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/
电源反馈信号要从最后一个器件连线,过孔要打到最后一个器件后方焊盘出线避免从长边出线布线保持3w间距规则以上评审报告来源于凡亿教育90天高速pcb特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.ta
电池供电走线需要加粗,满足载流2.晶振需要包地处理3.器件摆放尽量中心对齐4.差分走线需要优化一下5.电源走线尽量加粗到20mil,满足载流,留有裕量6.RS232的升压电容走线需要加粗处理以上评审报告来源于凡亿教育90天高速pcb特训班作
发光二级管应靠近板边放置232模块升压电容走线需要加粗,rx、tx尽量不要同层布线,同层需要保持5w间距并打地孔用地隔开发光二极管走线需要加粗sd卡走线有空间单根打孔包地处理,没有空间整组包地打孔以上评审报告来源于凡亿教育90天高速pcb特