扫码关注
- 全部
- 默认排序
1.底层没有铺地铜。 2.铺铜都放错层，铜皮放到机械层，铜皮没有网络。3.很多过孔和走线没有网络。4.存在大量飞线，焊盘存在开路。请认真对待每一次作业，不是从参考上复制布局交上来就没事了。以上评审报告来源于凡亿教育90天高速PCB特训班作业
Cadence Allegro飞线的隐藏关闭在PCB设计过程中，一把布线的顺序是先走信号线，然后进行电源的处理、电源的分割，然而电源的飞线是非常多的，非常影响信号线的布线，所以刚开始会将电源的飞线进行隐藏，具体操作的步骤如下所示：1. 点击
能铺完一整块铜皮的就一次铺完，优化下：过孔打在第一个电容输入前面：上述一致问题，能铺完的就整体铺完，不要太多这种碎铜：铺铜尽量美观，不要直角锐角，尽量全部钝角铺铜：不合格的铜皮都重新绘制铺配置电阻电容还有飞线，没有连接：注意焊盘出线注意规范
电感中心铜皮需要挖空处理。这里走线需要加粗处理pcb上还有未连接的飞线这里一个过孔不满足载流，需要多打几个，走线也需要加粗处理。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht
还存在较多飞线，基本上是电源以及地没有连接：电源主干道器件尽量靠近管脚，不要间隔那么远，主干道器件优先级最高，其他的配置电阻电容可以调整的：电源输出的反馈信号也没有连接：器件尽量整体中心对齐处理下：此处电源连接的线宽完全满足不了载流大小，需
注意电源地跟机壳地之间满足至少2MM间距：器件注意放置完全，并且放置完成之后走线连接：把没有设计的器件布局布线设计下。变压器除了差分信号，其他信号也要走线连接完全：还存在多处飞线，存在信号没有连接完全：等长线之间需要满足3W间距：注意等长还
![全能19期-allegro_THE的_第三次作业[2]千兆网卡PCB设计](https://api.fanyedu.com/uploads/ueditor/image/20230711/1689056641694508.png)
1.差分布线没有包地，需要每对差分单独包地打孔处理 2.差分换层旁边需要靠近打两个地过孔z3.差分布线长距离不耦合 4.差分没有等长，需要分组等长和对内等长处理 5.差分信号布线造成回路，应放置在后面尽量保持信号流向顺畅。 6. 存在飞线没
电源跟地都没有处理，还存在飞线，一定需要处理：配置电阻电容可以向上或者向下移动，中间布局优先于电源主干道，重新优化下布局：并且配置电阻电容尽量整体对齐以及紧凑，不要太松散了：一路跟二路的输入电源都没有铺铜连接：输出主干道的铜皮太窄，完全满足
1.存在飞线没有连接2.过孔没有添加网络3.包地不完整，外侧也要包地4.差分换层旁边需要打两个地孔，包地尽量保全以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://it
过孔不要打在焊盘上这里还有飞线未连接这里gnd要铺铜这里的走线要加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm
