扫码关注
- 全部
- 默认排序
跨接器件旁边尽量多打地过孔，间距最少1mm，有器件的地方可以不满足2.地网络直接就近打孔，走线不要从小器件中间穿，容易造成短路3.等长存在误差报错4.注意等长线之间需要满足3W间距5.注意一下此处是否满足载流6.器件摆放不要干涉一脚标识7.
此处电源走线要注意满足载流2.晶振需要走内差分，并包地处理3.器件摆放不要挡住一脚标识4.注意等长线之间需要满足3W5.注意电源要满足载流6.变压器要所有层挖空处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班
注意数据跟地址，时钟，控制之间用GND走线隔开：建议等长线的GAP也尽量满足3W，避免自身的串扰：等长不是很美观，尽量采取咬合等长，既美观也节省空间，还可以调整下美观性：上述一致原因，注意等长线的gap：其他的等长没什么问题，只要是等长美观
GND跟电源网路都没有处理：地址线都有及个别的没有跟BGA内的扇孔连接：等长线的GAP尽量大于等于3W，不要太短了：数据线一组走线尽量紧凑点：看下是否存在间距报错:等长线之间要满足3W间距原则：上述一致问题，等长线GAP满足下3W长度：间距
电源信号都没有处理：注意等长线的GAP尽量满足大于等于3W长度：可以减少串扰。注意看下xsignals分组 U16 -U17没有信号：数据跟地址用GND走线隔开：此处电源可以在电源层分割：以上评审报告来源于凡亿教育90天高速PCB特训班作业
差分线可以在优化一下2.晶振走内差分，且包地处理，并在地线上打过孔3.注意等长线之间需要满足3W4.网口除差分信号外，其他的都需要加粗到20mil5.存在一处开路报错以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训
个别器件注意整体对齐：注意等长线之间需要满足3W间距原则：没满足的都自己优化下。数据线组内也需要满足3W：差分对内等长误差为5MIL：其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问
网口差分需要进行对内等长，误差5mil2.注意差分走线要注意耦合3.注意等长线之间需要满足3W规则4.等长存在误差报错5.地网络进行就近打孔，连接到地层，缩短回流路劲6.顶层BGA里面的铜尽量挖掉7.电感所在层内部需要挖空处理以上评审报告来
器件尽量整体中心对齐：等长线的gap大于等于3W：地址数据等长误差没什么问题 ，都在误差范围内：其他的基本没什么问题，完成得还可以。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：
网口除差分信号外其他的都需要加粗到20mi2.跨接器件两端需要多打地过孔3.晶振信号需要包地处理，下面尽量不要放置器件存在DRC报错注意等长线之间需要满足3W规则电源注意线宽尽量保持一致，满足载流以上评审报告来源于凡亿教育90天高速PCB特
