扫码关注
- 全部
- 默认排序
采用单点接地，只用在芯片中间打孔进行回流，其他地方不用打孔2.铺铜和走线选择一种即可3.打孔区域尽量避开焊盘，并且铺铜要包裹住焊盘器件摆放尽量中心对齐处理焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊散热过孔需要开窗处理器
此处电源网络底层已经铺铜连接，顶层无需再进行铺铜，并且走线宽度完全满足不了载流；建议顶层能铺铜的就尽量一层布线不用到底层铺铜连接：铺铜注意不要直角以及尖岬角，尽量都钝角，板上多处铜皮类似情况，自己优化：器件布局注意中心对齐，调整下：上述一致
要求单点接地，一路dcdc的gnd网络都到芯片下方打孔，芯片下方需要多打孔散热存在飞线没连接，有两个焊盘没有连通这里是dcdc主输出路径，电流大，需要铺铜加宽载流相邻电路的大电感应朝不同方向垂直放置铺铜走线注意尽量避免直角以上评审报告来源于
电源也没连接，地也没连接，信号也没连接：建议设计完成之后再把文件提交评审。注意铜皮尽量不要直角，尽量钝角铺铜：存在类似问题的都自己优化下。电源输入部分的器件靠近IC输入管脚布局，不要太远，整个路径都是要尽量短的：器件建议整体中心对齐：走线不
在PCB设计中，晶体振荡器（晶振）作为时钟信号的源头，其稳定性和准确性对系统整体性能至关重要，在双面板设计中，可能会遇见这个说法“晶振下方不得走线”，这个说法是否属实？为什么不能走线？1、晶振的工作原理及特性晶振通过石英晶体的压电效应，产生
注意地址线之间等长需要满足3W间距规则2.差分对内等长凸起高度不能超过线距的两倍蛇形走线需要优化，等长尽量使用钝角，不要用圆弧或者直角，走线能拉直尽量拉直差分对内等长需要优化，原则哪里不耦合就在哪里绕等长走线到焊盘间距太近，后期容易造成短路
过孔不要上焊盘2.此处输出不满足载流，后期加大铜皮宽度载流计算都是以铜皮最窄处进行计算的3.注意电感下面尽量不要放置器件和走线，后期自己调整一下器件布局4.过孔间距太近，建议最少6mil，均匀摆放，后期自己优化一下注意输出打孔要打在滤波电容
注意铜皮形状尽量钝角，不要直角以及尖角，类似情况自检修改下：走线也不能出现直角：电感内部的铜皮挖空处理：过孔按照对应的电流大小计算数量加2 或者4个裕量就行了：差分进过孔也是需要耦合连接的，优化下：注意下等长线之间需要满足3W间距：避免高速
焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊2.走线尽量不要走直角，建议45度3.铺铜注意层的问题，器件在top层，铜皮在bottom层4.模块复用后铜皮变静态铜皮，需要自己调整成动态铜皮，后期自己处理一下5.采用单点接
器件靠近管脚放置变压器除差分走线以外其他所有走线都加粗到20mil过孔没有焊盘，焊盘应是孔的2倍+-2尺寸多余无网络过孔、走线，造成天线报错差分信号换层在旁边加回流地过孔差分间距错误差分布线错误，应按照差分布线先后连接焊盘最主要电源布线载流
