扫码关注
- 全部
- 默认排序
差分对内等长凸起高度不能超过线距的两倍2.蛇形等长尽量用45度，不要用直角，后期自己优化一下3.差分走线可以在优化一下4.差分出线要尽量耦合，后期自己优化一下5.注意确认一下此处走线是否满足载流注意器件摆放尽量电容靠近管脚存在开路差分对内等
铺铜尽量包裹住焊盘，容易造成开路2.注意不要存在stub线头3.反馈线宽尽量走10mil以上4.电感下面尽量不要放置器件和走线5.焊盘和走线间距过近，后期自己优化一下走线路径
要求单点接地，一路dcdc的地网络焊盘都连接到芯片下方打孔，顶层不要整版铺铜器件尽量中心对齐，相邻器件类似封装不要一个横着一个竖着，尽量朝同一方向布局相邻电路大电感朝不同方向布局反馈信号走线避开干扰源，不要走到电感下方以上评审报告来源于凡亿
网口差分控100欧姆，不是90，加后期自己注意一下2.差分对内等长误差5mil3.差分出线要尽量耦合走线不要超过焊盘宽度，建议与焊盘同宽，自己调整一下5.时钟信号需要包地处理，在地线上均匀的打上过孔蛇形等长建议用钝角以上评审报告来源于凡亿教
差分对内等长凸起捣鼓不能超过线距的两倍2.差分出线可以在优化一下3.此处走线可以从焊盘拉出后子啊进行加粗处理4.差分对内等长误差5mil时钟信号需要单根包地处理，或者离其他信号20mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评
网口除差分信号外，其他信号都需要加粗到20mil2.注意网口的地分割，跨接器件旁要多打地过孔，分割间距2mm后期自己处理一下3.差分出线需要优化一下，器件可以摆放远一点，包地的线要需要均匀打上过孔4.注意差分信号需要按照阻抗线距进行走线晶振
注意差分对内等长凸起高度不鞥超过线距的两倍2.差分出线要注意耦合3.一层连通无需打孔4.注意器件不要干涉5.注意走线不要走到焊盘上面
变压器下方所有层挖空铺铜差分换层打孔旁边要打回流地过孔差分对内等长绕线错误差分对内等长误差控制5mil范围内以太网转换芯片到CPU的tx、rx网络走线分别建立等长组，控100mil误差范围分别等长。电源输入接到第一个电容前方，在从最后一个电
走线超出板框所有电源要铺铜连接到一起反馈信号走线加粗到10mil同层连接多余打孔多处飞线未处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao
注意变压器除差分信号外，其他信号走线需要加粗处理2.电容尽量靠近管脚均匀摆放3.地网络需要就近打孔，连接到地平面4.注意晶振需要包地处理5.走线间距太近，后期容易造成短路，自己后期优化一下走线路径6.走线等长线之间需要满足3W规则7.时钟信
