扫码关注
- 全部
- 默认排序
绿色的铜皮是修改后没有重铺的铜皮属性要选择这一项这个vcc12v的走线要加粗处理最好铺铜连接这里要出线后在连接dcdc需要单点接地输入输出主干道要铺铜连接这个反馈不要走电感下面而且要从最后一个电容处拉出来散热过孔两面都要做开窗处理以上评审报
芯片中心这里需要打过孔用于和底层地铜皮连接和散热这里走线不规范还有线头不要从焊盘侧面出线器件对齐一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.tao
注意电源输出部分的器件整体按照中心对齐放置：器件布局注意整体的中心对齐性，调整下：此处焊盘扇孔走到其他焊盘上了：此处地直接铺铜连接上，同网络的焊盘不能直接从中间拉出连接：信号走线宽度不要随意改变：焊盘出线注意不能直接从中心拉出，要从焊盘左右
焊盘出线错误，应从焊盘短边出线平常铺铜和走线都要45度或90度，不要任意角度铺铜过孔不要碰到焊盘，过孔到焊盘保持一定间距铜皮尽量避开电感器件下方以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
差分走线要注意耦合出线2.时钟信号包地需要再地线上打上地过孔3.差分走线不满足间距规则4.网口差分需要进行对内等长，误差5mil5.小块孤铜后期可以挖掉以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问
很多电子初学者在使用Cadence Allegro进行Layout设计时，会有一些mipi或lvds等差分走线，在走线时可能为了匹配线序，导致信号网络的走线是交叉，这样做不仅费时费力，还会影响信号质量，那么如何将这些器件的引脚交换过来？如图
注意加宽铜皮宽度，满足载流2.电感下面尽量不要走线和放置器件3.反馈要从最后一个电容后面取样4.铺铜时尽量把焊盘包裹起来，避免后期造成开路5.走线同焊盘宽度一样，走出来再进行加粗，后期自己优化一下以上评审报告来源于凡亿教育90天高速PCB特
差分对内等长凸起高度不能超过线距的两倍2.器件摆放注意中心对齐处理3.USB差分对内等长误差5mil4.后期自己优化一下走线5.此处电源尽量铺铜处理，满足载流6.注意在负片层添加网络，进行连接，GND层也一样的处理方式7.差分出线要尽量耦合
器件位号丝印后期设计完成需要调整，不要重叠：注意板上过孔是否盖油，不要开窗：注意看下工程里面原理图是空的：铺铜注意按照左边钝角绘制，不要直角：可以优化。类似的情况自己优化下。注意晶振底部不要走线：建议是PCB板框放在机械层：器件位号都放到器
一、RS485 接口介绍RS-485 采用平衡发送和差分接收方式实现通信，其接口详细的电器参数如下：接口定义：A、B工作电压：-7V-12V信号速率：10Mb/s接口电缆： 双绞屏蔽电缆走线方式：根据实际的情况进行走线，最大长度1000m二、EMC 设计要求RS485 用于设备与计算机或其它设备之间
