扫码关注
- 全部
- 默认排序
1.外壳地和gnd连接处，外壳地这边需要和gnd打一样多的孔2.器件摆放太过密集，注意丝印不要重叠，保持一定距离3.存在尖岬铜皮和孤岛铜皮，可以挖空或者在末端打孔4.走线保持3w间距，绕线拐角处角度大点避免直角以上评审报告来源于凡亿教育90
还存在多处开路报错：看下此处是什么元素跟元素的间距报错：检查了对应自己修改。电感底部不要放置器件 ，净空，自己重新布局下：并且电感内部挖空处理：看下此处VCCIO线宽是否满足其载流大小：处理下多余线头删除，连接到过孔中心：走线不要出现直角：
电源输入打孔要打在滤波电容的前面，输出要打在滤波电容的后面2.电源输出可以在加宽一下铜皮宽度，满足载流3.此处走线可以在优化一下4.电容封装尺寸错误，后期自己修改一下5.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊6.注
1.存在飞线没有链接，几处电源走线没连2.rx、tx两组差分对之间的间距至少4w以上3.差分没有对内，需要等长误差5mil。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：http
网口差分需要进行对内等长，误差5mil2.注意差分走线要注意耦合3.注意等长线之间需要满足3W规则4.等长存在误差报错5.地网络进行就近打孔，连接到地层，缩短回流路劲6.顶层BGA里面的铜尽量挖掉7.电感所在层内部需要挖空处理以上评审报告来
1.差分对内等长不规范2.差分走线不规范，出焊盘后应该尽量耦合，后面两个电容可以布局到背面。3.这里是兼容设计，上下两个电阻应该叠放到中间器件焊盘上，以保证差分和电阻的连接不受影响。4.差分走线不耦合，没有按照差分布线间距走线5.过孔重叠以
1.布局应按照先大后小原则布局，大器件打孔连接到小器件再连接到芯片管脚2.有一个数据信号等长不到位3.要保持先后线宽一一致，走线出芯片焊盘后尽快加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
注意差分出线要尽量耦合，对内需要再优化一下2.跨接器件旁要多打地过孔，间距最少要满足1.5mm，建议2mm，有器件的地方可以不满足3.此处差分需要优化一下，可以打孔从底层走线4.模拟信号走线需要加粗处理5.反馈信号需要从输出电容后面打孔，走
跨接器件旁要多打地过孔，间距最少要1.5mm，建议2mm，有器件的地方可以不满足2.网口除差分信号外，其他的都需要加粗到20mil3.模拟信号需要一字型布局，尽量单根包地，走线加粗处理4.确认一下此处是否满足载流，电源输入尽量铺铜处理5.注
机壳地跟电路地之间需要满足2MM间距：跨接器件两边可以都打点地过孔：板上这种孤铜需要割除，其他地方一致情况的自己去修改：变压器上除了差分信号，其他的信号加粗20MI走线：注意差分走线是连接到焊盘中心的：注意差分走线连接焊盘还可以优化：差分走
