扫码关注
- 全部
- 默认排序
1、VDD_NPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽，路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。2、VDD_NPU的电源在外围换层时，要尽可能的多打电源过孔（7个以
1.注意差分走线要满足差分间距规则这个电源尽量在电源层处理，增大走线宽度线尽量走直线，不勾等长的在后边进绕蛇形电容靠近管脚摆放，一个管脚一个以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联
RK3588 VDD_CPU_LIT电源PCB设计1、VDD_CPU_LIT覆铜宽度需满足芯片电流需求，连接到芯片电源管脚的覆铜足够宽，路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。2、VDD_C
RK3588 VCC_DDR电源PCB设计1、VCC_DDR覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽，路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。2、VCC_DDR的电源在外
跨接器件旁边尽量多打地过孔2.差分走线不满足间距规则3.差分走线可以在优化一下4.线宽尽量保持一致5.注意过孔不要上焊盘，器件摆放不要干涉6.PHY芯片中间焊盘上的过孔需要开窗处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需
还存在多处开路报错：看下此处是什么元素跟元素的间距报错：检查了对应自己修改。电感底部不要放置器件 ，净空，自己重新布局下：并且电感内部挖空处理：看下此处VCCIO线宽是否满足其载流大小：处理下多余线头删除，连接到过孔中心：走线不要出现直角：
网口除差分信号外，其他的都需要加粗到20mil2.注意差分出线要尽量耦合3.此处尽量电容靠近管脚摆放4.焊盘出线宽度与焊盘同宽，注意出线规范5.差分需要进行对内等长，误差5mil6.除了中间的散热孔个，其他的都可以盖油处理以上评审报告来源于
1.布局应按照先大后小原则布局，大器件打孔连接到小器件再连接到芯片管脚2.有一个数据信号等长不到位3.要保持先后线宽一一致，走线出芯片焊盘后尽快加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
线宽不一致，导致阻抗不连续走线需要保持3w间距规则地址线分组错误，缺少信号时钟线等长错误电源走线多处没有加粗数据线等长误差控制100mil范围内以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
还有飞线没有连接这个铜皮需要调整线宽不要大于焊盘，拉出焊盘后在加粗。像这种没有连接的线可以不用画出来。电感所在层中间需要挖空处理这个过孔可以打规整一点大小统一以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可
