扫码关注
- 全部
- 默认排序
在绘制原器件封装的时候，如果对管脚一个一个去进行放置会影响效率，因此可以通过对管脚进行复制来实现快速放置管脚。第一步：在元件界面点击添加端点图标，先进行一个管脚的放置，如图1所示图1 放置管脚示意图第二步：选中放置的管脚进行右键，选择复制选
在绘制原理图元件的时候，有时管脚数量过多，管脚编号会显的特别密。既可以选择隐藏管脚编号，显示主要目的就是分辨出信号管脚。第一步：在创建元件界面，执行菜单命令设置-显示颜色，如图1所示图1 显示颜色选项示意图第二步：在弹出的显示颜色窗口中，然
网口差分需要进行对内等长，误差5mil2.差分走线要尽量耦合3.差分走线可以在进行一下优化4.时钟信号需要单独包地处理5.电容尽量靠近管脚摆放6.此处走线尽量与焊盘同宽，拉出来再进行加粗，加粗尽量渐变，不要突然变很大7.中间可以多打过孔进行
这里间距最少需要1.5mm变压器旁边的信号除了差分外其他的一律20mil以上差分对内等长误差控制在+-5mil这个差分可以调一下，地孔可以往上挪。这里出线，线宽不要超过焊盘的宽度，拉出后在加粗晶振做类差分包地处理，这个电容靠近管脚放置。不要
1.485的内差分需要再优化一下2. 模拟信号下面尽量不要穿别的信号线，后期自己换一下走线路径3. 电容尽量靠近管脚放置，一个管脚一个4. 跨接器件旁边尽量多打地过孔，分割间距最少1mm5. 网口除差分信号外其他的信号都需要加粗到20mil
1.电源滤波电容尽量靠近管脚摆放均匀放置，尽量一个电源焊盘放一个电容2.器件摆放干涉3.地址线分组错误，缺少部分信号4.信号线布线造成闭合回路。5.顶层低层没有铺铜，导致地焊盘没有连接过孔。6.时钟没有和地址线等长以上评审报告来源于凡亿教育
FPGA管脚调整是FPGA设计中的重要技术环节，主要涉及到FPGA芯片的输入输出管脚与外部硬件连接，确保信号传输的准确性和稳定性，工程师经常需要根据具体的应用需求来调整FPGA管脚配置，以此适配外部电路和信号接口，那么如何做？1、管脚规划在
电源管脚加粗走线：注意焊盘扇孔尽量从中心拉直出去扇孔：电源管脚加粗：注意组跟组等长误差是10MIL，不满足 自己修改下：组内误差满足 组跟组不满足。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
注意差分信号包地包全：差分走线可以优化对称点：差分连接进入过孔的 看是否有多余线头 优化走线：此处差分对内等长的走线不满足规范：此处相同网络的GND铜皮并未跟焊盘连接：铜皮属性设置第二项 然后重新灌铜。CC1 CC2 管脚需要加粗走线：对内
差分走线要耦合出线2.差分对内等长凸起高度不能超过线距的两倍3.器件摆放干涉，后期自己调整一下放底层4.器件摆放太近5.滤波电容尽量保证一个管脚一个，原理图不够可以自己添加6.过孔不要上焊盘7.差分出线要尽量耦合以上评审报告来源于凡亿教育9
