扫码关注
- 全部
- 默认排序
答：我们在设计完成以后，都需要对一组传输的总线进行时序等长，在做时序等长的时候，分为绝对传输延迟与相对传输延迟。绝对传输延迟，顾名思义，信号传输在PCB设计中都是有一个走线的长度，我们通过设置这个信号线传输的最大值与最小值，来实现等长的方法，就称之为绝对传输延迟。一般情况下如果信号是从一个点传输到另一个点，中间没有任何的串阻、串容，这个绝对传输延迟的方法还是非常有效而却直观的。具体在PCB中设置绝对传输延迟的方法如下所示：
答：在5.34问中，我们讲述了什么是相对传输延迟。这里呢，我们来具体讲述一下，怎么去添加相对传输延迟的等长规则，首先讲述的是通过直接添加法去添加，直接添加法只适用于点对点的传输模式，中间没有任何串阻、串容的情况，具体操作如下所示：
答：在第5.35问中，我们讲述了直接添加的办法去添加相对传输延迟的等长规则。这一问呢，我们讲述一下如何使用模型添加法去添加相对传输延迟的等长规则，具体的操作步骤如下所示：第一步，打开规则管理器，执行菜单命令Setup-Constraints，在下拉菜单中选择Constraint Manager，如图5-99所示，进入到规则管理器中；
答：我们在Allegro软件中，不论是做绝对传输延迟还是做相对传输延迟，从所有的等长列表中可以看到，它的本质都是从一个元器件的管脚连接到另一个管脚的长度，也就是我们所说的Pin-Pair到Pin-Pair的长度。我们创建等长集合，其实也是创建Pin-Pair的集合，这里，讲解一下，Allegro软件中如何创建Pin-Pair，具体操作如下：
答：所谓的Xnet，是指在无源器件的两端，两个不同的网络，但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。在实际设计情况中，我们需要对这种进行Xnet的设置，方便进行时序等长的设计，一般信号传输要求都是信号的传输总长度达到要求，而不是分段信号等长，这时采用Xnet就可以非常方便的实现这一功能，在Allegro软件中添加xnet的具体步骤如下所示：
答：我们在时序等长时，除了考虑信号线的走线的长度以外，在高速设计领域里还需要考虑封装本身的引脚长度。所谓封装引脚长度，指的就是元器件封装内部的引脚长度，这个长度一般芯片的厂家会提供这数据，我们要做的就是将数据导入到规则管理器中，与等长一起处理，具体的操作步骤如下：
答：我们对于高速信号传输，比如差分信号、一组总线传输，都需要对其进行时序等长处理，在16.6版本以上，Allegro软件推出了自动等长的功能，在空间足够的情况下，是可以采用自动等长的功能，省去手动绕等长的时间，具体操作步骤如下所示：
答：PCB设计中有一些信号组需要进行等长处理，以保证组内信号时序要求。第一步，点击Setup-Constraints-Constraint Manager选项，调出规则管理器，如图6-269所示；
答：我们在进行完PCB设计完成，在规则管理器中是有等长数据的，如图6-355所示，这样可以清晰的反馈等长的数据，这样去看是非常直观的。这是在电脑中安装了Allegro软件的情况，如果没有软件，就没办法查看参数了，所以，我们这里讲解一下，如何导出Excel表格的等长数据表，具体操作步骤如下所示：
答：在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDRSDRAM）甚至4次，而随着芯片运行频率的提高，信号传输延迟对时序的影响的比重越来越大，为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输的延迟进行控制。
