扫码关注
- 全部
- 默认排序
地址线分组，CLK,CKE0都要添加进来一起进行等长2.数据线分组应该是一组9根2SDRAM注意规则设置，导致等长有黄色提示2.注意过孔需要盖油处理其他没什么问题以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课
注意低脂线等长需要满足3W2.数据线之间等长也需要满足3W3.电感所在层的内部需要挖空4.VREF的电源走线需要加粗到15mil以上5.电容摆放尽量保证一个管脚一个，靠近管脚放置6.除了散热过孔，其他的都可以盖油处理以上评审报告来源于凡亿教
注意地址线之间等长需要满足3W2.电感中间挖空，中间就尽量不要铺铜，后期自己调整一下3.模拟信号走线需要加粗反馈线需要加粗到10mil.丝印，过孔尽量不要上焊盘5.过孔需要盖油处理6.顶层BGA里面额铜可以挖掉以上评审报告来源于凡亿教育90
差分线锯齿状等长不能超过线距的两倍2.差分对内等长误差5mil3.差分出线要尽量耦合4.走线需要优化一下5.RX和TX要创建class，进行等长处理，误差100mil6.时钟信号需要包地处理7.注意除了散热过孔其他的都可以盖油处理8.注意线
晶振走内差分需要再优化一下2.地分割间距最少1mm，建议2mm，有器件的地方可以不满足3.反馈信号走线需要加粗4.电感中间挖空就不要有铜皮5.输出打孔要打在电容后面6.注意过孔尽量盖油，不要上焊盘以上评审报告来源于凡亿教育90天高速PCB特
电感所在层需要挖空处理2.差分对内等长凸起高度不鞥超过线距的两倍3.器件摆放靠近管脚，尽量短4.电源输出打孔要打在最后一个滤波电容的后面5.除了散热过孔，其他的都需要盖油处理6.器件摆放注意不要干涉7.差分出线要注意耦合以上评审报告来源于凡
电感所在层的内部需要挖空处理2.走线注意要连接好，不要有stub线头，后期自己优化一下注意焊盘里面不要存在多余的线头3.散热过孔需要开窗处理，其他过孔建议盖油4.铜皮尽量不要用直角，尽量钝角，后期自己优化一下以上评审报告来源于凡亿教育90天
电感铺铜挖空放当前层即可2.地网络要加粗处理，走线尽量不要有直角，后期自己调整一下3.铜皮尽量不要有任意角度，后期这种尽量合并铺铜4.反馈路劲需要远离干扰源5.除散热过孔之外，其他的过孔都需要盖油处理LDO采用十字连接要注意十字处要进行铜皮
此处铜皮可以在优化一下，不美观2.存在没网络过孔，过孔不添加网络就没法进行连接，就是开路的3.注意铺铜要连接到焊盘上，这个是开路的4.pcb上存在多处开路5.注意除了散热过孔，其他的都需要盖油处理以上评审报告来源于凡亿教育90天高速PCB特
网口除差分信号外，其他的都需要加粗到20mil2.注意差分出线要尽量耦合3.此处尽量电容靠近管脚摆放4.焊盘出线宽度与焊盘同宽，注意出线规范5.差分需要进行对内等长，误差5mil6.除了中间的散热孔个，其他的都可以盖油处理以上评审报告来源于
