- 全部
- 默认排序
电容要靠近管脚摆放2.走线需要再优化一下, 可直接连接上过孔3.电容靠近管脚放置4.TX和RX之间尽量走一根地线进行分割,或者保持20mil间距5.时钟信号需要包地以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班
差分走线要尽量耦合2.小电容靠近管脚摆放3.焊盘中心出线至外部才能拐线处理,避免生产出现虚焊4.RX和TX需要创建等长组进行等长,误差100mil,中间用根地线进行分隔5.时钟信号需要包地处理6.焊盘需要添加阻焊进行开窗处理,要不后期不能进
走线需要优化一下2.差分出线要尽量耦合3.注意此处是否满足载流4.此处可以从焊盘角出线,尽量不要有直角5.时钟信号需要包地处理6.焊盘中心出线至外部才能拐线处理,避免生产出现虚焊7.差分需要进行对内等长,误差5mil8.PX和TX之间需要用
网口差分需要进行对内等长,误差5mil2.差分走线要尽量耦合3.差分走线可以在进行一下优化4.时钟信号需要单独包地处理5.电容尽量靠近管脚摆放6.此处走线尽量与焊盘同宽,拉出来再进行加粗,加粗尽量渐变,不要突然变很大7.中间可以多打过孔进行
时钟信号等长不符合要求2.器件摆放注意间距,一般建议1.5mm3.器件摆放注意干涉4.此处等长需要优化一下其他没什么问题以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https:
晶振是电子设备中常用的时钟源,常用于提供稳定的时钟信号,然而有时候晶振可能会遇见不振荡的问题,导致设备无法正常工作,那么如何判断晶振不振荡的原因,并及时解决?1、晶振不“振荡”是怎么回事?①损坏或劣质晶振:劣质晶振可能存在制造缺陷,导致自身
这个时钟信号要包地处理rx和tx之间最好画根gnd间隔开来多余的线头清理一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item
1.差分对内等长不规范2.这里容阻可以在靠近管脚一点3.时钟信号需要打孔包地处理4.RX、TX这一段需要分别建立等长组进行等长5.焊盘出线要从短边出线,避免长边出线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班
1.布局、布线未完成,多处电源信号、时钟信号等重要信号未布局。2.差分对内等长错误3.内层负片没有铜皮,地和电源网络都没有连接4.以太网芯片到CPU的GMII接口线的发送部分需要等长,建立rx、tx分别等长控制100mil误差范围以上评审报