扫码关注
- 全部
- 默认排序
数据线等长需要满足3W规则2.地址线也需要满足3W规则3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.电感所在层的内部需要挖空处理5.座子需要放置在板边6.器件摆放不要遮住一脚标识7.注意过孔需要盖油处理10.DDR的VREF
电感所在层内部需要挖空处理2.滤波电容摆放应该先大后小3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.数据线等长需要满足3W规则5.地址线也要满足3W规则6.此处不满足载流，VREF电源最少需要加粗到15mil7.此处走线需要
带你干所在层的内部需要挖空处理2.天线做隔层参考，需要挖空第二层3.差分对内等长处理不当，锯齿状凸起高度不能超过线距的两倍4.晶振需要走内差分，并包地，多打地过孔5.注意数据线等长需要满足3W规则6.地址线也需要满足3W规则7.网口差分需要
电感所在层的呢恩不需要挖空2.差分线对内等长处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.注意数据线等长需要满足3W规则4.差分出线要尽量耦合5.存在多余的线头6.注意过孔不要上焊盘7.注意器件摆放过近，建议最少1.5mm8.过孔需要
存在多处尖岬铜皮和孤岛铜。2. 多处器件摆放干涉，如生产会造成两个器件重叠无法焊接。3.部分管脚存在开路。4.数据线分组错误，少了LDQM和HDQM5.地址线分组错误，缺少部分信号；以设计规范为准。以上评审报告来源于凡亿教育90天高速PCB
添加的地线尽量多打地过孔2.数据线一组尽量走一起，中间不要有地址线3.此处网络需要加入class一起进行等长4.电源需要处理一下，器件摆放尽量中心对齐以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问
晶振需要走内差分处理2.SDRAM数据线低八位和高八位需要分开创建class，分别进行等长3.注意数据线之间等长需要满足3W规则4.地址线也需要满足3W规则5.滤波电容靠近管脚放置，尽量保证一个管脚一个6.数据线等长误差建议+-25,mil
数据线一组只有9根线，其他信号不要添加进来，高八位少一根LDQM12.数据线和地址线建议添加一根最少20mil的地线进行隔开3.过孔里存在多余的线头4.地址线分组错误，有电阻几根网络也需要添加进来进行一起等长，还有时钟信号5.走线需要从焊盘
数据线分组错误2.地址线分组错误3.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊4.走菊花链的结构，等长应该是BGA到SDRAM,然后再从SDRAM到FLASH5.相邻焊盘是同网络的，不能直接相连，需要先连接焊盘之后在进
模拟信号尽量一字型布局，并单根包地2.锯齿状等长不能超过线距的2倍3.网口除差分信号外，其他都需要加粗到20mil4.电感所在层的内部需要挖空处理5.反馈路劲需要从电容后面取样6.注意数据线直接拿等长需要满足3W规则7.地址线之间也需要满足
