找到 “打孔” 相关内容 条
  • 全部
  • 默认排序

差分需要按照阻抗线距走,后期埃及调整一下2.差分对内等长凸起高度不能超过线距的两倍网口座子需要靠近板框摆放3.差分出线要尽量耦合,走线需要优化一下4.时钟信号包地需要在地线上打孔,建议50mil-100mil一个以上评审报告来源于凡亿教育9

90天全能特训班21期AD-ZJC-百兆网口

USB3.0:铺铜不要出现直角以及尖角,需要钝角,都修改下:差分没有耦合走线,重新走线:差分打孔不符合规范,重新扇孔下:走线没连接的删除掉:差分都没有注意耦合走线,都要检查修改:都没有耦合不符合规范。差分对内等长误差为5MIL:自己修改以上

AD-全能21期-PMU模块 USB2.0 USB3.0练习

差分对内等长绕线不符合规范差分对布线线宽不一致,会导致阻抗不一致多个器件没有布局布线内层电源和地没有铜皮,导致电源和地都是开路变压器前后电源线宽不一致,变压器除差分外所有走线加粗到20mil时钟信号没有布线,应包地打孔连接rx,tx应建立等

90天全能特训班20期-兜兜里有糖-第五次作业-百兆网口

地网络焊盘就近打孔接地晶振应走类差分形式包地打孔处理重要信号线尽量少换层,最多打三次孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com

90天全能特训班20期-兜兜里有糖-第五次作业-千兆网口

多处尖岬铜皮未处理电源模块输出应在最后一个器件后打孔、232串口模块C、V走线应加粗到10mil以上焊盘要从中心链接,不要从长边出线、锐角出线电容靠近管脚放置存在drc未处理,多处过孔只连接一个层造成天线报错 以上评审报告来源于凡亿教育90

90天全能特训班20期-AD-小脚冰凉-第七次作业STM32

注意数据线之间等长需要满足3W间距,后期自己检查一下其他组是否满足2.注意模拟信号尽量一字型布局3.跨接间距最少要保证1.5mm,一般建议2mm,有器件的地方可以不满足4.电源输出打孔要打在最后一个电容后面5.反馈信号需要走10mil的线进

90天全能特训班20期 allegro -史珊-达芬奇

晶振底部不要走线:电源反馈信号8-12mil即可:直接可以顶层连接,无需在扇孔:上述一致原因:可以直接连接地线打孔包地:电路地与机壳地至少满足2MM间距:等长线满足3W原则:还存在等长报错:还存在两处开路报错:以上评审报告来源于凡亿教育90

AD-全能20期-AD-4层开发板

GND网络尽量就近打孔连接到地平面,尽量一个焊盘一个过孔后期自己优化一下器件摆放,地网络尽量靠近管脚差分出线要尽量耦合,后期自己优化一下差分对内等长误差5mil器件摆放间距不要太近,后期干涉不好焊接

90天全能特训班21期-AD-绯红红玫瑰-2DDR

个别线宽和其他走线不一致尽量避免小器件焊盘打孔等长绕线注意角度,部分绕线实际生产是直角以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com

90天全能特训班21期—LHY——第9次作业——ddr的绘制

注意差分出线要尽量耦合,走一起2.注意差分走线需要按照阻抗线宽线距走线,否则容易产生阻抗突变3.打孔要打在ESD器件前面4.走线一层连通不用打孔差分需要进行对内等长,误差5mil差分对内等长凸起高度不能超过线距的两倍注意器件摆放不要干涉一脚

90天全能特训班21期 -AD-ZJC-USB3.0