扫码关注
差分需要按照阻抗线距走，后期埃及调整一下
2.差分对内等长凸起高度不能超过线距的两倍
网口座子需要靠近板框摆放
3.差分出线要尽量耦合，走线需要优化一下
4.时钟信号包地需要在地线上打孔，建议50mil-100mil一个
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
90天全能特训班21期AD-ZJC-百兆网口
2023-12-25 15:58
507
0
评论 0 收藏
侵权举报
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
您需要登录后才可以评论登录
![电子设计：时域处理知识小结 [学以致用系列课程之数字信号处理]](https://api.fanyedu.com/uploads/image/fe/99e439f4b2c8deac5efb272581d4db.png)
