扫码关注
- 全部
- 默认排序
跨接器件旁边要多打地过孔2.焊盘出现不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.多余的线头可以删掉，或者打孔连接，不要出现stub线头，防止天线效应，出现额外的干扰4.此处一层连通可以不用打孔以上评审报告来源于凡亿教育90天
电源输入打孔要打在滤波电容的前面，输出要打在滤波电容的后面2.电源输出可以在加宽一下铜皮宽度，满足载流3.此处走线可以在优化一下4.电容封装尺寸错误，后期自己修改一下5.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊6.注
网口差分需要进行对内等长，误差5mil2.注意差分走线要注意耦合3.注意等长线之间需要满足3W规则4.等长存在误差报错5.地网络进行就近打孔，连接到地层，缩短回流路劲6.顶层BGA里面的铜尽量挖掉7.电感所在层内部需要挖空处理以上评审报告来
1.电容应根据原理图连接关系，靠近相应管脚放置2.同层连接不需要打孔，多处多余过孔3.部分器件可摆放到底层，减少顶层放置器件，更加美观整齐以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系
1.布局应按照先大后小原则布局，大器件打孔连接到小器件再连接到芯片管脚2.有一个数据信号等长不到位3.要保持先后线宽一一致，走线出芯片焊盘后尽快加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
注意差分出线要尽量耦合，对内需要再优化一下2.跨接器件旁要多打地过孔，间距最少要满足1.5mm，建议2mm，有器件的地方可以不满足3.此处差分需要优化一下，可以打孔从底层走线4.模拟信号走线需要加粗处理5.反馈信号需要从输出电容后面打孔，走
1.器件摆放重叠，应保持一定间距2.差分对内等长错误3.时钟线需要包地打孔处理4.多处飞线没有连接5.以太网芯片到CPU的GMII接口线的发送部分需要等长，建立rx、tx分别等长控制100mil误差范围6.差分没有建立对内等长规则，差分对内
跨接器件的地过孔打在地焊盘旁边，如右侧的电路地打孔一样：注意变压器上除了差分信号，其他的信号走线20MIL：注意走线规范，不要从电阻电容内部穿线，更改此信号的路径：注意扇孔间距保持，不要吧负片层割裂了：注意电路地与机壳地之间间距2MM：RX
差分走线注意出线耦合2.注意焊盘出线规范3.差分对内等长不规范，锯齿状等长，凸起高度不能超过线距的两倍4.注意打孔要打在ESD器件前面，先经过ESD器件5.器件摆放不要挡住1脚标识6.USB差分需要进行对内等长，误差5milUSB2.0电源
时钟等长错误，按下方正确等长方法等长多处电源和地焊盘没有打孔导致开路地址线等长误差太大，地址线等长误差-+100mil电源没有连接，电源扇孔走线没有加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问
