- 全部
- 默认排序
杂散如何解决
(1)后台有人问,杂散怎么解决?哦,调测东西,可能还是要具体问题具体分析。有时候问题不是出在明面上,而是在某个微小的细节上面。不过,一般的排查套路,还是可以聊一聊的。要解决杂散的话,我觉得可能主要是搞清楚这么三点。杂散从哪里来,也就是杂散的源头;杂散怎么过去的,也就是杂散的传播路径;杂散到底有没有影
在PCB设计中,"乱线"现象常令工程师头疼,它可能表现为多余的飞线、交叉线、重复布线,或是杂乱的DRC检测标记。这些看似琐碎的问题,若不及时处理,轻则降低设计效率,影响板面美观,重则埋下信号完整性甚至电气连接错误的隐患。1、乱线现象与解决技
朋友问我说,那个spice模型和s2p文件仿真结果差距太大,是怎么解决的?哈哈,结果上来看,是解决了。但是其实我没有做任何技术上的探究。事情原委是这样子的。给10GHz LNA新选了个管子,以前没用过。s2p仿真完后,想把spice模型也代入进去看看。但是没想到,性能完全飞掉了。于是,把spice模
在使用allegro绘制蛇形天线封装的时候,天线本体是焊盘1,馈点是焊盘2叠加在焊盘1上,导致报错无法生成PSM文件,请问怎么解决呢?
有大神遇到过Package keepin层删不掉的情况吗?file:///一直显示Selected item not valid for current operation, ignored: Rectangle "Package Keepin/All"No valid items selected
请问这种错误要怎么解决,按工具里的复位错误标志可以取消,但在最后检查时还是会报错,来回导入好几次都是这样,怎么解决,求解答

扫码关注














