找到 “孔” 相关内容 条
  • 全部
  • 默认排序

层叠一般都是双数,一般是4层,6层增加,高速信号都需要有完整的参考平面的2.差分走线注意要满足差分间距要求3.CC1和CC2属于重要信号管脚,走线需要加粗处理,ESD器件尽量靠近管脚摆放4.存在多处开路报错5.差分注意能顶层连通的就不用打

90天全能特训班19期 AD -熊思智-USB3.0

看下此处的扇可以再拉出去一点,留出铜皮的宽度出来,满足载流大小:电感内部需要挖空处理:其他的都一样,没处理的自己处理下:器件布局尽量整体中心对齐:并且需要整体中心对齐以及紧凑,不要太松散:走线没有完全连接完,需要中心跟中心连接好:焊盘内走

AD-全能18期-PMU作业 熊思智

铜皮全部是直角,尽量全部都修改为钝角的:主干道器件摆放需要整体中心对齐:电感当前层内部需要挖空:焊盘出线需要从两长边拉出:电源输入输出对应的地在中间的IC焊盘上打,进行单点接地:地直接优化下铺铜连接进来:其他的没什么问题了。以上评审报

AD-全能18期-林瑜涵-第一次作业-DC模块的设计

你这里底层铺铜打后你顶层也要铺铜才能连接这些地方都还有飞线没有连接起来你这里把器件放到底层打了要铺铜或者走线连接上。这个作业没有时间限制的,什么时候完成什么时候交就可以。把这个好好改一下连完线再交吧。

608 0 0
allegro-翁杰-第二次作业PMU模块作业评审

1.dcdc需要单点接地,gnd网络需要连接到一起在芯片下打。2.相邻电感不能平行摆放,需要朝不同方向垂直放置。3.下面一路dcdc电源输入需要加粗,加宽载流从第一个器件输入。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了

90天全能特训班20期-DCDC模块第一次作业--黄帅

随着电子产业的高速发展,PCB逐渐“高密度化、高性能化”,为了保证满足当代需求,越来越多厂商选择干膜来替代湿膜来完成图形转移等,干膜的使用越来越普及,但在使用干膜时很容易遇见破、渗镀等问题,如何解决?1、PCB干膜出现破问题怎么解决?很

PCB干膜出现破孔、渗镀问题如何解决?

输出打要打在最后一个滤波电容后面2.器件布局尽量紧凑,对齐处理3.注意焊盘出现规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊4.注意铺铜不要有任意角度,尽量钝角处理后期自己优化一下铜皮5.电感所在层的内部需要挖空处理6.反馈线走1

90天全能特训班20期 AD -林凡太-DCDC

走线尽量连接到焊盘中心,这样容易造成开路2.底层铜皮没有网络,存在开路,后期自己指定网络重新铺铜,地网络可以底层铺一块整版铜皮进行连接3.铺铜尽量把焊盘包裹起来,否则容易造成开路4.散热过需要开窗处理5.注意焊盘这个地方用十字连接容易出现

90天全能特训班20期 AD -段太山-DCDC

反馈线只用走10mil即可2.输出打要打在最后一个电容后面,反馈走线即可,不用铺铜输出打都需要再调整一下3.此处存在drc,短路了4.此处不满足载流,建议铺铜处理5.此处反馈器件要靠近管脚放置6.管脚滤波电容需要靠近管脚放置,保证一个管

90天全能特训班20期 allegro -肖平铮-PMU

这里有不完全连接这里从管脚出线后就要加粗,过也要多打几个满足载流。电感这下面不要放置器件

549 0 0
PCB Layout 2023-09-18 15:34:42
AD-孔傲涵第三次作业PMU模块PCB设计作业评审