找到 “凡亿” 相关内容 条
  • 全部
  • 默认排序

1.存在飞线没有连接2.过孔没有添加网络3.包地不完整,外侧也要包地4.差分换层旁边需要打两个地孔,包地尽量保全以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://it

90天全能特训班19期-张冰+第五次作业+3.0PCB设计

1、电容地信号走线需要加粗2、过孔尺寸一般是8-16/10-20、12-22。3、多处孤岛铜皮和尖岬铜皮4、差分走线不耦合以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https

90天全能特训班19期- AD刘+第三次作业+百兆网口模块设计

电源管脚加粗走线:注意焊盘扇孔尽量从中心拉直出去扇孔:电源管脚加粗:注意组跟组等长误差是10MIL,不满足 自己修改下:组内误差满足 组跟组不满足。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接

AD-全能19期-卢同学-第5次作业HDMI模块PCB布局

配置电阻电容可以稍微移动下,留出空间给主干道铺铜:注意电感当前层内部挖空处理:反馈信号没有连接:第二路DCDC的电源跟地都没有处理,都是需要处理的 :以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链

Allegro-全能19期-谢程鑫-第一次作业-DCDC模块的PCB设计

配置电阻电容可以稍微紧凑点:铜皮注意尽量不要直角锐角 ,可以优化下:其他的没什么问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.co

Allegro-全能19期-Allegro邹测景-第一次作业-DCDC模块的PCB设计

机壳地与电路地需要间距2MM:跨接器件两边多打点地过孔:走线需要连接到焊盘中心:RX TX信号分组 组跟组用GND走线隔开:以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:http

全能19期-AD-Tbabhs-第四次作业-RJ45 千兆网口模块PCB设计

电源信号都没有处理:注意等长线的GAP尽量满足大于等于3W长度:可以减少串扰。注意看下xsignals分组 U16 -U17没有信号:数据跟地址用GND走线隔开:此处电源可以在电源层分割:以上评审报告来源于凡亿教育90天高速PCB特训班作业

全能19期-AD-张冰-第七次作业-2片SDRAM

差分走线要耦合出线2.差分对内等长凸起高度不能超过线距的两倍3.器件摆放干涉,后期自己调整一下放底层4.器件摆放太近5.滤波电容尽量保证一个管脚一个,原理图不够可以自己添加6.过孔不要上焊盘7.差分出线要尽量耦合以上评审报告来源于凡亿教育9

90天全能特训班19期 allegro - Faker-2DDR

注意数据线之间等长需要满足3W2.串组两端的信号也要加入地址信号进行等长3.地址线和数据线之间需要画一根地线进行分开4.电源需要再电源平面层进行处理,打孔进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课

90天全能特训班19期AD -Tbabhs-1SDRAM

差分线可以在优化一下2.晶振走内差分,且包地处理,并在地线上打过孔3.注意等长线之间需要满足3W4.网口除差分信号外,其他的都需要加粗到20mil5.存在一处开路报错以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训

90天全能特训班19期 allegro - 邹测景-千兆网口