找到 “一起” 相关内容 条
  • 全部
  • 默认排序

逻辑资源用了不到60%,布线却全线飘红。这不是工具差,是你的布局把路堵死了。根本原因:模块拆得太散顶层模块画得太大,同一模块的逻辑分散在芯片对角线两端。连线要横跨整个芯片,再多资源也不够用。解决办法:把相关模块按功能簇绑在一起,同一模块的逻

逻辑利用率不到六成却布线拥塞?

总线上挂了多个设备,谁都想说话,谁都不让谁,这就是总线竞争。后果是冒烟还是数据乱?取决于你的电路怎么设计。1、什么是总线竞争?简单说,就是同一时刻,两个或多个设备同时向同一根总线输出不同的电平。一个输出高电平,一个输出低电平,电流直接从VC

总线竞争:两个输出怼一起,冒烟还是数据乱

为什么我用AD画原理图时候,把两个器件引脚放一起然后拉开,他们之间却没有引线呢?是不是需要哪里设置还是其他的?

本帖最后由 cesc 于 2017-7-18 10:22 编辑视频中删除电感下的铜皮时,选择shape void rectangle,点击地铜皮,然后按照电感边框框选铜皮删除,视频中只删除了地铜皮,我自己做直接将地铜皮和电感上的铜皮一起删了。请问下是怎么回事了。谢谢解答!UG94SOPMZ15V]X

AD15.1中添加TXT说明文件,输入英文字体正常,输入中文字重叠在一起,在子体中添加空格显示正常

拖动器件不让连接线跟着一起走,怎么设置呢?

铺铜之后不会与焊盘两边连接到一起,改了好多次规则都不行

请问,电路图主要就是一些分立元件,是按照这些元件的相互之间的就近原则布局,还是把相同类型的元件摆放在一起然后布局。 如果按照元件的相互间信号流动的就近原则的话,布局看上去特别乱,如果把相同类型的元件放在一起,然后布局,担心影响后面的信号走线。 不知道怎么弄。

pcb 在 无 飞 线 的 情 况 下 布 线 时,怎 么 确 定 哪 几 个 元 器 件 是 连 在 一 起 的?PCB 在 布 线 时,怎 么 让 特 定 的 元 器 件 高 亮,而 其 他 元 器 件 变 灰 ?画 板 框 时, 怎 么 将 元 器 件 锁 定 变 灰 ?谢谢了