verilog-凡亿课堂

电子产业一站式赋能平台

找到 “verilog” 相关内容条

全部
- 全部
- 一周内
- 一月内
- 三月内
默认排序
- 默认
- 按最新

文章

为什么懂HLS的FPGA工程师，面试通过率高出一截

说出来挺有意思的，这两年面试FPGA岗位，明显感觉到一个变化：越来越多的公司开始在面试里问HLS的问题了。以前求职FPGA，面试官一上来就是verilog、VHDL、时序约束、跨时钟域这些。懂RTL开发基本上就够了。但现在情况不太一样了，我

81 0 0

HLSFPGAFPGA工程师面试

为什么懂HLS的FPGA工程师，面试通过率高出一截

问答

verilog中.v文件和.h文件的区别

.h .h用于告诉别人你的程序是用来做什么，一般应包括一些宏定义和变量，函数声明。（强调：接口，功能） .v .v文件是所有函数和变量的定义，用于告诉计算机，你的程序要做什么。（强调：结构，实现）

1923 0 0

问答

verilog进行浮点数乘法

我的乘法已经写了好久了，但是一直改来改去，今天终于完成了算是比较标准的一个程序吧，我把所有端口的宽度都用一个变量来表示，到时候直接改动变量的值就可以了。。。之前，我给变量赋值的语句是这么写的： parameter e1=4'd8；///表示成数的指数位数//// parameter e2=4'd8

1924 0 0

verilog浮点数乘法

文库

复杂数字电路与系统的verilogHDL设计技术

1509 0 0

verilogHDL复杂数字电路verilog

复杂数字电路与系统的VerilogHDL设计技术