扫码关注
- 全部
- 默认排序
鸿蒙OS开发学习教程
鸿蒙OS开发学习教程HML语法页面结构和html相同的标签嵌套，最外层是div数据绑定与vue用法类似hml：{{ 变量名 }}js：变量放在data中export default{ data:{ 变量名： value }}事件绑定类似v-on(在js中绑定的函数和data同级)hml: 或 js:放在data后:export default{
与前文讲述的Altium Designer PCB转换成PADS PCB一样，可利用Import功能直接导入。在转换之前需要把Allegro PCB的版本降低到16.2及以下版本。
在绘制层次原理图后进行编译时，有时会遇见弹出报错“XXX.Sch Compiler Sheet-Entry XX not matched to port”的情况，那么为什么会出现此报错，以及应该如何解决呢？
答：不同页面的连接符有两种，一种是off-page，一种是port。这两种不同页面的连接符一般是不用自己做的。直接调用系统的连接符即可。系统自带的连接符的库为CAPSYM.OLB，路径为：C:\Cadence\SPB_16.6\tools\capture\library（软件安装在C盘）。Off-page系统里面有两个，一个向左连接的，一个是向右连接的；port接口系统自带一共有四种类型，如图2-38所示，用法都是一致。Off-page一般用于平坦式原理图，而port接口一般用于层次原理图上。系
答：对于不同页面的连接关系，我们就需要使用添加分页连接符的方式来进行连接。分页连接符分为两种，一种是off-page Connector，一种是port，都可以实现不同页面的连接，操作方式如下:放置off-page Connector的操作方法如下所示：第一步，点击菜单Place→Off-page Connector或者是Place→port，如图3-24所示，在弹出的界面中进行参数设置；第二步，在Off-page Connector的设置界面中，如图3-24所示，分页符的库系统是自带的，在Li
答：很多的工程师在进行原理图绘制时，按照第前面的问答中在分页符网络后面加了对应的页码，但是会出现如图3-142所示的情况，数字编码不对齐，到处都有，很不整齐，希望我们在处理的时候，是对齐的， 图3-142网络编码示意图我们这里介绍第一种对齐的方法，我们在刚开始放置这个页码编码的时候呢，就把这个数字给他放置对齐，这样就省去了我们后面再来对齐的操作，具体操作的办法如下：第一步，在放置页码编码的时候，可以设置这个编码的偏移量，可以按port去偏置，也可以按port Name去偏置，如图3-1
答：从PCB中导出封装只需要有PCB文件（.Brd格式）就行，按以下操作就可完成PCB封装的导出，具体操作如下所示：第一步，用Allegro软件打开PCB文件，点击File-Export-Libraries命令，如图4-66所示， 图4-66 执行导出封装操作示意图第二步，在弹出来的对话框里，按下图示勾选好，然后在Export to directory的下方选择导出的库路径，如图4-67所示， 图4-67 参数选择示意图第三步，点击Export按键，可
答：在导网表时，如果碰到有缺失Flash的报错，而正好缺失的Falsh在另一个项目中使用过，我们可以从另一个PCB中调用，具体的步骤如下：第一步，打开PCB，点击File-Export-Libraries…，在弹出的对话框中勾选Shape and flash symbols、No library dependencies选项，设置好导出的文件夹路径，点击Export导出，如图4-111所示；
答：在做PCB设计时，常会需要从PCB中提取封装出来，用到现有的设计中，一般我们直接可以在PCB中导出封装到指定的目录中，再到相应的目录中提取封装。第一步，点击File-Export-Librares选项，如图5-203所示；
答：我们一般输出元器件清单，也就是BOM表单的都是从原理图进行输出，其实，从设计完成的PCB文件也是可以输出BOM清单的，具体的操作步骤如下所示：第一步，执行菜单命令Tools-Quick Reports，对PCB中的信息进行报告，我们在其下拉菜单中选择“Bill of Materrial Report（condensed）”，进行元器件信息的报告；
