找到 “port” 相关内容 条
  • 全部
  • 默认排序

本视频讲解通过我们的Altium designer 19 来给大家介绍关于我们的PCB和原理图界面的菜单栏的认识,包括我们的file菜单,view菜单,Edit菜单,Project菜单,place放置菜单,design菜单,tools菜单,Reports菜单,Window菜单,Help菜单的基本认识。​

Altium designer19每个菜单栏的含义

在学习电路设计软件过程中,总会遇到诸多电路设计软件相关难题。为帮助大家解决常见的电路设计软件问题,小编特地带来本文。请注意,本文有关电路设计软件的问题讲解基于protel。如果你想在电路设计软件的学习道路上再进一步,不妨来了解下这些问题哦。 1.原理图常见错误: (1)ERC报告管脚没有接入信号:a.创建封装时给管脚定义了I/O属性;b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;c.创建元件时pin方向反向,必须非pin name端连线。 (2)元件跑到图纸界外:没有在

电路设计软件(portel)常见问题解析

分别在上图示位置选择需要显示3d效果的器件进行匹配,对各参数进行设置以达到理想效果。设置好后点击Save进行保存。然后可点击Report进行查看匹配结果

详解Allegro 16.6 3d显示功能

弹出export logic对话框,选择design entry CIS选项,export directory选择输出网表的路径,然后单击export directory按钮。导出完毕后,单击close按钮,关闭对话框。用orcad打开与PCB相对应的原理图,执行菜单命令tools→back annotate.....,在弹出的back annotate对话框中打开PCB editor选项卡,如图:

allegro重命名元器件反标原理图

DRC检查 report_drc.xsl不存在报错的解决方法

DRC检查report_drc.xsl不存在报错的解决方法

AD19DRC检查 report_drc.xsl不存在报错的解决方法

AD19DRC检查 report_drc.xsl不存在报错的解决方法

AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to port at Xmil,Ymil问题的解决方法

3650 0 0
AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法

. report_drc.xsl文件的缺失;解决的方法为:复制一个report_drc.xsl文件,放置到对应的文件夹下就可以

AD19DRC检查report_drc.xsl不存在报错的解决方法

AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to port at Xmil,Ymil问题的解决方法

2396 0 0
AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法

​多通道入口参数的确认,首先我们知道我们的连接的通道的关系有几下几个,一个是通过Sheet Entry页连接符,一个是通过port连接符号,还有一个是我们的NetLabel.

2697 0 0
AD19多通道的入口参数的确认你应该知道