微博

微信

复制链接

电子产业一站式赋能平台

【ORACD50问解析】第16问 orcad怎么创建不同页面的连接符？

电路之家

2021-01-18 11:16

3679

答：不同页面的连接符有两种，一种是off-page，一种是Port。这两种不同页面的连接符一般是不用自己做的。直接调用系统的连接符即可。系统自带的连接符的库为CAPSYM.OLB，路径为：C:\Cadence\SPB_16.6\tools\capture\library（软件安装在C盘）。Off-page系统里面有两个，一个向左连接的，一个是向右连接的；Port接口系统自带一共有四种类型，如图2-38所示，用法都是一致。Off-page一般用于平坦式原理图，而Port接口一般用于层次原理图上。

系统自带的分页符的路径在原理图绘制页面上已经加载好，如需要加载新的路径，点击右侧菜单栏Place Port或者是Place Off page connector，弹出如图2-39的对话框，点击右侧Add Library…,选择对应的路径即可。

图2-38 off page与port示意图

图2-39 off page与port路径设置示意图

登录后查看更多

orcad页面连接符

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 【ORACD50问解析】第15问 orcad中怎么创建带图片的Title Block？ 下一篇 【ORACD50问解析】第17问 Homogeneous类型与Heterogeneous类型元器件区别是什么？

【ORACD原理图设计90问解析】第39问 Orcad输出的Allegro的第一方网表与第三方网表有什么区别？

答：Allegro的第一方网表与第三方网表有以下几个区别点；与Allegro实现交互式操作的是第一方网表，第三方网表时不可以实现交互式操作；第三方网表不能将器件的Value属性导入到PCB中，输出时以封装属性来代替Value属性，第一方网表是可以的；网表导入到PCB中时，第三方的网表需要指定事先指定好PCB封装库文件，并产生Device文件，才可以将网表导入到PCB中，第一方网表则可以直接导入。

电路之家

2021-01-29 14:24

浏览数2088

【ORACD原理图设计90问解析】第59问 Orcad的occurrence属性与instance属性是什么含义呢？

答：通常我们在编辑元件属性的时候会看到这样的界面，如图3-147所示，最直观的定义,白色的是“Instance”，黄色的是“Occurrence”。如果在“Root Schematic”放置器件会自动带有一个“Instance”和一个“Occurrence”，非“Root Schematic”放置器件只有“Instance”。为什么要分“Instance”、“Occurrence”？这种设置对设计是必要的吗？这个还要从Capture 的层次式原理图设计来讲。 图3-147 occurr

电路之家

2021-02-02 16:04

浏览数2464

【电子概念100问】第081问 PCB设计中常用的存储器有哪些？

答：PCB设计中常用的存储器有如下几种：Ø SDRAM，Synchronous Dynamic Random Access Memory（同步动态随机存储器）的简称，SDRAM采用3.3v工作电压，带宽64位，SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与 EDO内存相比速度能提高50%；Ø DDR， Dual Data Rate双倍速率同步动态随机存储器,严格的说DDR应该叫DDR SDRAM，人们习惯称

电路之家

2021-01-11 10:23

浏览数1786

SDRAM芯片引脚介绍

以 Micron公司容量为512Mb(512兆位),规格为8M×16×4的某款 SDRAM为例,介绍 SDRAM的引脚定义。(1) CLK:时钟信号,为输入信号。 SDRAM所有输入信号的逻辑状态都需通过CLK的上升沿采样确定。(2) (2)CKE:时钟使能信号,为输入信号,高电平有效。CKE信号的用途有两个,其是关闭时钟以进入省电模式,其二是进入自刷新( SELF REFRESH)状态。CKE无效时,SDRAM内部所有与输入相关的功能模块停止工作。在电路设计中需注意,应为C

电路之家

2020-11-12 16:05

浏览数5211