扫码关注
找到 “port” 相关内容 条
- 全部
- 默认排序
就显示this windows version not supported 装不了，要怎样才能解决？
2777 0 1
AD进行行PCB DRC检查时，软件提示...report_drc.xsl不存在有谁懂么，跪求大神解答
1681 0 1
Allegro怎么根据dangling report高亮dangling line/via？请了解的朋友提示下，多谢。
823 0 1
问答
欢迎合作订购电源电感
不论电源电感，您来提需要，我们来满足。> |磁元科技（惠州）有限公司> |sales:cheng> |TEL[color=black !important]：17670955557> |Email address[color=black !important]：sun3706562@hotail.com> |[color=black !important]广东省惠州市惠城区金山大道([color=black !important]奥林匹克中心对面)> |☆※☆※☆※☆※☆※☆※☆※☆※☆※☆※☆※☆※☆※
0 0 0
变量定义为 uchar data *port _at_ 0x7F;其中指针变量地址是从7F开始，还是最大地址不能大于7F呢？若port++;是不是7F+1变成80呢？
931 0 0
使用的软件是Cadence17.4，使用内部的allegro 3D canavs看到的很多器件封装是完整的如下图但是无论通过allegro 3D canavs里面的export还是直接用pcb editor里面的 export生成的stp或
645 0 0
