- 全部
- 默认排序
DRC问题
报错内容如下:Polygon named: Bottom Layer-No Net In net GND On 01Top Layer但是AD9却不会报此类错误,请教各位大佬这是怎么回事。
最近硬件工程师同行提出疑问,在硬件设计过程中layout完成后有DRC检查,已经对设计工艺规则做了检查,那么DFM可制造性分析还有必要吗?今天就为大家用一篇文章说明下DRC与DFM两者的区别。可制造性设计 (DFM) 是一种设计验证方法,与
AD24的2个小问题
1、在ad24的PCB设计中,按完快捷键TM之后,复位了错误标志,该如何再显示DRC报错?尝试之后,有些地方存在dRC问题,但不报错,只有去移动的时候才会重新报错。该怎么解决?2、在X signals等长走线中,为什么会有这些飞线?该怎么关
本次直播我们将以cadence allegro 17.4来详细讲解一个GD32 ARM开发板整个开发过程,从原理图设计、PCB 3D封装创建、到PCB布局布线整个过程,由于时间比较长, 本次直播将分为8期来进行讲解,具体时间安排请查看下面的时间直播排期表。
直播时间:5.18 晚8点直播介绍:RCD吸收回路由电阻、电容以及二极管构成,其经常放在反激式开关电源的变压器原边,用于吸收变压器漏感所产生的高压,以保护电路中的开关管。本次直播将详细地讲解该电路的工作原理以及计算方式。直播大纲:1、RCD