- 全部
- 默认排序
NO ERC检查点就是忽略ERC检查点,是指这个点附加的元件的管脚在进行ERC的时候,如果出现错误或者警告将被忽略过去,不影响网络报表的生成。
在设计完原理图之后,设计PCB之前,工程师需要利用软件自导的ERC功能对常规的一些电气性能进行检查,避免一些常规性的错误和查漏补缺。
我们在画PCB时,经常会遇到要修改封装或修改原理图等操作。不推荐直接在PCB中非ECO模式下修改,这样会和oRCad原理图不同步。我们采用修改oRCad原理图,然后由pads layout软件来进行ECO网表的对比来修改我们的PCB文件。
ORCadCapture 为业界公认的原理图软件之一,其接口丰富,可以生成大多数PCB软件的网络表,有较好的口碑,为大多数公司所接受,出图也比较精美。通常我们使用ORCad 来做原理图,用PADS来layout,这是大多数人的选择。那用oRCad怎样来导出网表转到layout当中去进行设计是我们要掌握的。
本视频采用Altium designer 19,分享关于缝合地过孔的添加,缝合地过孔添加出现问题,缝合地过孔的放置条件,和缝合地过孔的移除,缝合地过孔的区域放置,缝合地过孔的界面的认识。
在设计PCB的时候,为了满足各项设计要求的原因,我们需要设置很多的约束规则,然后设计完成之后,去进行DRC检查。DRC检查就是检查我们的PCB设计是否满足所设置的规则,常见的DRC检查有开路,短路,间距等等规则约束。接下来我们就来讲讲常见的DRC设置有哪一些。