D-凡亿课堂

电子产业一站式赋能平台

找到 “D” 相关内容条

全部
- 全部
- 一周内
- 一月内
- 三月内
默认排序
- 默认
- 按最新

问答

caDence16.6快捷键说明

caDence16.6快捷键说明

2146 0 2

快捷键caDence16.6

问答

CaDence网络标识

求orcaDCapture中off-page的具体应用，怎么把不同页面间的网络标号连接起来

1482 0 1

orcaDcapture网络标号

问答

caDence在导出网表时出错

1496 0 1

网表导出导入报错

问答

Allegro安装报错应该如何处理呢

第一步安装caDence license 时，没有出现以下界面，最终导致安装完license文件找不到，求解决方法。

1745 0 2

安装报错license

问答

Allegro添加3D封装库报错应该如何处理呢

按照3D模型库添加库路径的方法添加完之后，打开PCB就提示错误。说steppath：variable not DefineD。需要进行怎么设置呢？C:\123.jpeg

1938 0 1

报错3D封装库如何处理

问答

Allegro 铜皮voiD如何删除

如下图所示，在铜皮上放置了挖空(voiD)之后，这个挖空区域怎样才能删除？

1723 0 1

allegrovoiD铜皮动态铜皮

问答

Allegro图中打第一个孔是没有Drc错误之后我复制粘贴

1851 0 1

过孔粘贴DRC报错

问答

关于Allegro层叠设置中plane和conDuct层设置解析

当对allegro软件PCB层叠结构进行设置的时候，某一层可以设置为plane或者conDuct，平面层和走线层。但是我发现无论是设置成plane还是conDuct,这一层都可以走线，手动铺铜皮，eDit-split creat这样去灌铜进行铜皮分割。既然这样，那么设置层的时候，plane和conD

4703 0 1

叠层设置层叠PCB层设置

问答

Allegro图中怎么画route keepin呢?

2028 0 2

ActiveRoutecaDencekeepin

问答

AD17PCB的器件引脚是绿色的，旁边显示间距<10mil,

这个导入进来就是这样的，正在PCB摆放器件，规则还没改，类里面就添加了一个PWR。MCU和USB引脚都是绿色，看看是哪的问题。

2352 0 2

元器件Pin 间距最小间距