0
收藏
微博
微信
复制链接

CMOS集成电路的基础结构及特点

2022-09-16 14:35
2236

在数字集成电路中,CMOS集成电路是应用最广泛,也是种类最多的数字集成电路,尤其是随着小家电的兴起,CMOS电路再度迎来了发展期,所以今天本文将详谈CMOS电路的基础结构及特点、制作工艺等等。

1.png

1、CMOS电路的特点

CMOS电路的结构、制作工艺不同于TTL电路,CMOS集成电路的功耗很低,一般小规模CMOS集成电路的静态平均功耗小于10uW,是各类实用电路中功耗最低的,比如TTL集成电路的平均功耗为10mw,是CMOS电路的10倍,但CMOS集成电路的动态功耗随工作频率的升高而增大。

CMOS电路的输入特性用输入电流和电容表示,由于电路的输入电阻很高,输入电路一般小于0.1uA;输入电容是各种杂散电容的综合,一般在5pF左右。

CMOS电路的输出特性取决于输出线路形式和输出管的特性参数。大多数CMOS电路可用输出驱动电流、逻辑电平及状态转换时间来表示输出特性。

2、CMOS电路的类型

CMOS电路的类型很多,但最常用的是门电路。

CMOS电路中的逻辑门有非门、与门、与非门、或非门、或门、异或门、异或非门,施密特触发门、缓冲器、驱动器等。

非门也称反相器,它是只有1个输入端和1个输出端的逻辑门。输人为高电平时,输出即为低电平:反之,输出为高电平。输出与输入总是反相或互补的。与门具有2个或2个以上输入端和1个输出端。当所有输人都是高电平时,输出也为高电平;只要有1个或互个以上输入低电平时,输出就为低电平。

与非门则是当输入端中有1个或1个以上是低电平时,输出为高电平;只有所有输入是高电平时,输出才是低电平。

或门具有1个或端,2个或2个以上的输入端。当所有输入为低电平时,输出才是低电平。如果有1个或1个以上输入是高电平,则其输出变相电平。或非门电路是当得入端都处于低电平时,其输出才呈现高电平;只要有1个或互个以上输入为高电平,输出即为低电平。

异或门电路有2个输入端,1个输出端。当2个输入端中只有-个是高电平时,输出则为高电平;当输入端都是低电平或都是高电平时,输出才是低电平。

异或门倒相就变为异或非门。异或非门也称作为“同或门”。异或非门只有2个输入端,1个输出端,当2个输入端都是低电平或都是高电平时,输出为高电平; 2个输入端只有1个是高电平时,输出才是低电平。

最基本线路构成的门电路存在着抗干扰性能差和不对称等缺点。为了克服这些缺点,可以.在输出或输入端附加反相器作为缓冲级;也可以输出或输入端同时都加反相器作为缓冲级。这样组成的门电路称为带缓冲器的门电路。

带缓冲输出的门电路输出端都是1个反相器,输出驱动能力仅有该输出级的管子特性决定,与各输入端所处逻辑状态无关,而不带缓冲器的门电路其输出驱动能力与输入状态有关。

另-方面。带缓冲器的门电路的转移特性至少是由3级转移特性相乘的结果,因此转换区域窄,形状接近理想矩形,并且不随输入使用端数的情况而变化、加缓冲器的门电路,抗干扰性能提高10% 电源电压。此外,带缓冲器的门电路还有输出波形对称、交流电压增益大、带宽窄、输入电容比较小等优点。不过,由于附加了缓冲级,也带来了一-些缺点。例如传输延迟时间加大,因此,带缓冲器的门电路适宜用在高速电路系统中。

在数字电路中,由于TTL电路、CMOS电路、ECL电路等,它们的逻辑电平不同,当这些电路相互联接时,一定要进行电平转换,使各电路都工作在各自允许的电压工作范围内。

数字电路中的三态逻辑门,一般是指电路的输出端的状态可呈现三种输出阻态,或简称“三态输出”,这个状态通常用字母“Z”表示。

三状态电路在使用时的两状态特性与普通电路相同,而在禁止时的“Z"状态特性则取决于三态门电路的漏电流大小。


登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

凡亿问答

凡亿问答,电子设计问答平台,您的电子设计问题,在这里都可以找到答案!

开班信息