0
收藏
微博
微信
复制链接

AD-全能20期- AD李磊—第六次作业百兆网口 ETH

2024-01-15 17:29
437

差分需要耦合走线,重新拉下进焊盘:

image.png


注意信号加粗要拉出焊盘之后再去加粗走线:

image.png


差分对内等长误差 为5MIL:

image.png

 TX并未设置等长组等长:

image.png

RX虽然分组,但未设置等长规则:

image.png

注意RX TX都要设置等长组并且等长规则 再去拉等长,自己再去优化下。


以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169


image.png









登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

电子技术天花板

一枚专注于高速硬件设计的年轻工程师,每天都在设计软件中苦逼拉线进行时。

开班信息