No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
凡亿Skill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商,是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略,目前近110万电子会员,技术储备为社会持续输送7万余人高级工程师,服务了1万多中小型企业合作伙伴。
时钟信号等长错误
地址线等长组有几个信号等长不到目标长度,电阻到芯片段加入一起等长
应避免走线造成信号回路
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
1.器件靠近管脚放置,反馈的电容靠近引脚放置2.铜皮要覆盖到焊盘中间,不能只覆盖焊盘的一角3.过孔要打到最后一个器件后方4.主要电源需要加宽走线保持接入接出线宽一致。5.走线在焊盘内应和焊盘保持宽度一致,出焊盘后在尽快加宽6.存在飞线没有连
差分对内等长凸起高度不能超过线距的两倍2.器件摆放注意中心对齐处理3.USB差分对内等长误差5mil4.后期自己优化一下走线5.此处电源尽量铺铜处理,满足载流6.注意在负片层添加网络,进行连接,GND层也一样的处理方式7.差分出线要尽量耦合
铜皮间距太小,所有间距最小不能小于4mil多处孤岛铜皮、尖细铜皮差分出焊盘尽快耦合优化布局走线尽量靠近,不会可以查看参考板走线太细,走线一般情况最细4mil,明明可以走4mil线宽差分对内等长绕线在引起不等长处绕线差分对内等长绕线拱起处长度
我们有时候在进行设计的时候,会缺失某些封装,那么我们如果一个一个的绘制封装的话会非常的繁琐。我们如何快速的获得封装库呢?这里就可以运用到我们的从AD的PCB中导出PCB封装库的操作了,当然了,前提就是你必须有对应的PCB才能进行导出了。
有看到很多同学有这样的疑问,为什么在原理图高亮的时候高亮的总是同一页原理图的同一网络,而不同原理图的同一网络没有高亮。
专注PCB教育五年
发文章
【极度舒适感】电路板的焊接拆卸
cadence allegro pcb中如何移动器件的焊盘
Altium Designer中 BGA的扇孔技巧及注意事项
电子设计:FIR最优滤波器设计及AM解调[学以致用系列课程之数字信号处理]
鸿蒙系统工作原理解析
如何在logic中查找器件、网络等元素
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服