扫码关注
老师您好！我在给PCB增加内电层负片地的时候，存在死铜、岛铜无法去除的问题，在AD19上可以通过增加FILL消除DRC报错，在AD20里面这个方法无效，反复试验多次，最后只能缩小铺铜间距或者挪过孔的方法才可以消除；请问AD20里面有没有办法杜绝死铜产生？铺铜的时候可以勾选去死铜，但是负片里面没的选啊！
猜你想问
人工解答
为什么gerber传到嘉立创没有地过孔了
2023-11-27 18:54:46
为什么电源层走线会与top layer的短路
2024-01-10 17:16:07
AD 原理图导入PCB后（原理图更新），原理图元件序号乱序，请问怎么恢复？
2024-06-14 17:46:43
AD23导出STEP格式PCB模型，PCB板本体是透明的如何解决？
2024-03-19 14:47:07
allegro软件的·sigxplorer显示问题
2024-06-28 09:16:51
想问一下各位大神，为什么我画一个焊盘当做m2螺丝孔，元件的封装没问题，加到板子上下面就有一个正方体，这正常么
2023-12-27 11:02:45
