问问大咖 传道·授业·解惑
问问达人
射频电路高级讲师
向TA求助
信号仿真高级讲师
向TA求助
硬件设计高级讲师
向TA求助
提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:22

Allergo 16.6铺铜,并给铜NET名后,铜皮还不能自动填充pin脚?一直找不到什么原因 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:20

请问allegro如何将位号C1手动改成EC1? 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:19

是路径设置的问题吗?那么制作的symble应该存在哪里 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:17

请教一下 在allegropcb editor里点击place manual后并没有显示placement窗口,也在view下面reset过,也不是最小化的问题,该怎么办? 查看回答

提问了一个关于的Altium/Protel问题
·
2019-07-12 09:12

同样尺寸焊盘,视频教程里原点的大小几乎和焊盘一样大。而我的原点和焊盘比很小。不知道为什么? 查看回答

提问了一个关于的Cadence Allegro问题
·
2019-07-12 09:10

小弟在github上下载了一个开源项目,但是其中的.brd文件无法打开,提示信息如下this design is corrupted.it may have been copied form a different architecture using ASCII code;copy using b 查看回答

提问了一个关于的Altium/Protel问题
·
2019-07-11 09:02

1.cadence怎么查看铜皮类型?2.我设置好了单个焊盘与铜皮的连接方式之后焊盘与铜皮的连接并没有更新,更改了铜皮类型之后焊盘与铜皮的连接更新了,是不是因为铜皮是静态的原因?4.有没有什么好的方法可以不更改铜皮类型达到更新的目的? 查看回答

提问了一个关于的Altium/Protel问题
·
2019-07-10 09:32

102号补丁,有一个步骤不太了解,来询问一下各位大神。如图所示,这三个文件在哪里找。我在安装目录和安装时候的破解文件查找过,也没有找到,求指教,谢谢!! 查看回答

提问了一个关于的Altium/Protel问题
·
2019-07-10 09:23

在使用allegro绘制蛇形天线封装的时候,天线本体是焊盘1,馈点是焊盘2叠加在焊盘1上,导致报错无法生成PSM文件,请问怎么解决呢? 查看回答

提问了一个关于的Altium/Protel问题
·
2019-07-10 09:21

Allergo鼠标移动某个地方时,会出现该网络、via、wire等信息,但信息不能完全显示出来,请问该怎么设置? 查看回答

凡亿教育 回答

提供最权威的解答

帮助网友解决问题

4119