- 全部
- 默认排序
IIC接口—规范硬件信号测试1.测试指标说明 IIC总线根据时钟速率的不同分标准模式、快速模式和高速模式三种,测试中需根据实测的结果选择相应的测试指标作为判断的依据。测试内容主要包括以下两个方面: 信号完整性:SCL、SDA; 信号时序:tHD;STA、tSU;STO、tSU;D
DDR是当前最常用的存储器设计技术之一,其高速、低功耗的特性满足了众多消费者的需求。但随着传输速度的加快,DDR的设计验证难度呈指数上升。对仿真工程师来说,DDR的高速率很容易引起一系列信号完整性问题,引发包括时序冲突、协议背离、时钟抖动及
高速PCB板的设计方法
直播结束后扫码添加助教领取课件背景介绍:高速PCB板的信号频率以及传输速度比一般的板子高很多,有些信号速率甚至能达到20G以上,所以我们在设计的时候需要考虑信号的完整性,抗干扰能力等等,需要结合结构工程师和硬件工程师多方面考虑布局布线。高速