扫码关注
- 全部
- 默认排序
差分信号之间要用GND隔开：差分需要包地处理：此处打了两个孔，连接也两个都连接上，不然另一个孔没有意义：注意差分信号都需要包地处理：注意差分对内等长gap需要大于等于3w：没满足的都去重新等长下。差分对内等长误差为5MIL：以上评审报告来源
数据线与地址线之间的分割线上需要打地过孔，建议150mil一个第4层数据线和地址线之间也需要添加一根地线分开2.等长存在误差报错3.有器件连接的网络要创建Xsignals进行等长4.注意电源需要再电源层处理一下，铺铜进行连接5.注意器件不要
这里间距最少需要1.5mm变压器旁边的信号除了差分外其他的一律20mil以上差分对内等长误差控制在+-5mil这个差分可以调一下，地孔可以往上挪。这里出线，线宽不要超过焊盘的宽度，拉出后在加粗晶振做类差分包地处理，这个电容靠近管脚放置。不要
器件摆放太近，后期安装容易干涉2.与上述问题一样，期间这样，后期没法焊接，放不下3.网口差分需要进行对内等长，误差5mil4.网口除差分信号外，其他信号都需要加粗到20mil5.模拟信号一字型布局6.输出打孔要打在电容后面7.反馈要从电容后
电源管脚加粗走线：注意焊盘扇孔尽量从中心拉直出去扇孔：电源管脚加粗：注意组跟组等长误差是10MIL，不满足 自己修改下：组内误差满足 组跟组不满足。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
器件干涉2.地网络就近打孔，缩短回流路劲3.差分对内等长凸起高度不能超过线距的两倍4.差分走要耦合，且满足差分间距要求5.注意走线不要有直角，后期自己优化一下6.VREF的线宽最少要加粗到15mil以上7.差分对内等长误差5mil8.反馈线
电源输出打孔要打在电容后面2.反馈信号要走10mil3.等长存在误差报错4.差分走要满足差分间距要求，等长原则是哪里不耦合，就在哪里进行等长5.VREF线宽最少要加粗到15mil以上6.注意器件摆放不要干涉以上评审报告来源于凡亿教育90天高
存在开路2.此处走线可以在进行一下优化3.器件摆放尽量中心对齐处理4.一层连接可以不用打孔5.差分需要进行对内等长，误差5mil6.ESD器件尽量靠近管脚摆放7.后期自己把电源和地再平面层处理一下，添加上网络以上评审报告来源于凡亿教育90天
网口信号除差分外，其他的都需要加粗到20mil2.差分走线可以在优化一下3.晶振需要走内差分，并且包地处理4.走线尽量钝角，不要有尖角5.差分对内等长存在误差报错6.走线尽量不要从小器件中间穿，后期容易造成短路7.注意器件摆放不要干涉8.顶
差分对内等长凸起高度不鞥超过线距的两倍2.主要差分出线要尽量耦合3.差分需要进行对内等长，误差5mil4.器件摆放尽量中心对齐处理5.CC1和CC2属于重要信号，走线需要加粗6.注意走线不要有任意边，后期自己优化一下走线7.包地的地线上尽量
