扫码关注
电源输出打孔要打在电容后面
2.反馈信号要走10mil
3.等长存在误差报错
4.差分走要满足差分间距要求，等长原则是哪里不耦合，就在哪里进行等长
5.VREF线宽最少要加粗到15mil以上
6.注意器件摆放不要干涉
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
90天全能特训班19期AD -朱腾-2DDR
2023-07-31 16:24
681
0
评论 0 收藏
侵权举报
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
您需要登录后才可以评论登录
