- 全部
- 默认排序
注意等长线之间需要满足3W规则2.VREF电源需要加粗到15mil以上3.等长超出误差值4.滤波电容尽量均匀摆放,确保一个管脚一个5.反馈需要加粗到10mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可
差分信号尽量包地包完全:此处上述一致原因,可以优化:此处电源信号的铜皮尽量优化宽一点,不然整体的铜皮载流量是从最窄处计算的:差分对内需要做等长处理,误差胃5MIL:此对差分没有做等长处理:其他的没什么问题。以上评审报告来源于凡亿教育90天高
走线需要优化一下尽量钝角绕蛇形,等长可以在优化一下2过孔需要盖油处理,且里面不要有多余的线头3.注意pcb上尽量使用同一种类型的过孔,过孔种类不要超过两个4.器件摆放注意不要干涉5.走线不需要开窗,加后期自己处理一下6.还有电源为处理,存在
可以解决的报错处理一下顶层焊盘没有连通,器件没有连接所有等长组都没有达到等长目标以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/it
晶振注意包地:缝合孔不需要打太密集,间距150mil放置一个即可:过孔不要打在焊盘上,自己注意调整:多处存在这样的情况,自己更改。铺上铜皮就不用走线了:走线不能在器件内部:晶振是需要保持净空的,不能走线:以上评审报告来源于凡亿教育90天高速
走线保持3w间距等长绕线尽量咬合电容尽量靠近焊盘,电源走线加粗时钟线等长错误以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item
走线在焊盘中,走线宽度不要超过焊盘,可以拉出后在加粗铺铜不要有直角电感下面不要走线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/i
等长存在误差报错2.注意地址线之间等长也需要满足3W规则3.尺寸走线需要优化一下,尽量不要走直角4.地址线等长存在误差报错后期自己调整一下时钟差分信号中高端匹配电阻应该靠近T点放置等长可以在优化一下,满足3W的前提尽量紧凑一些,提高空间利用
电容按照先大后小摆放2.电源从最后一个电容后面进行输出3.差分信号包地,尽量在地线上打上过孔4.滤波电容靠近管脚均匀摆放5.晶振包地要包全注意过孔不要上焊盘以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以
时钟走线包地打孔处理差分对内等长错误,按照规范绕线变压器下方铺铜挖空多处尖细铜皮rx、tx需要分别建立等长组,控制100mil误差等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教