找到 “评审报告” 相关内容 条
  • 全部
  • 默认排序

跨接器件旁边尽量多打地过孔,间距最少1.5mm2.注意差分需要进行对内等长,误差5mil3.注意差分出线要尽量耦合4.晶振下面不要走线5.地址线之间等长需要满足3W6.走线未连接到过孔中心,存在开路7.反馈需要走一根10mil的线8.器件摆

90天全能特训班17期AD-K-达芬奇

数据线等长误差100mil,不是1000mil2.模拟信号需要加粗处理3.晶振下面不要走线4.模拟信号下面不要有别的信号线5.跨接器件旁边要多打地过孔没什么大问题,注意一些细节即可以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需

90天全能特训班16期AD-晴栀-达芬奇

1.变压器下方需要在所有层单独放置铺铜挖空,例如顶层放一个底层再放一个铺铜挖空。2.电源电容的输入输出都需要加粗载流。3.顶底层需要整版铺地铜处理4.TX等长组需要建立xSignals,前后段合并一起等长5.差分对内等长误差要控制在5mil

90天全能特训班18期-AD李侠鑫-第四次作业-百兆网口的PCB设计 -作业评审

数据线一组只有9根线,其他信号不要添加进来,高八位少一根LDQM12.数据线和地址线建议添加一根最少20mil的地线进行隔开3.过孔里存在多余的线头4.地址线分组错误,有电阻几根网络也需要添加进来进行一起等长,还有时钟信号5.走线需要从焊盘

90天全能特训班17期AD-Amusing-1SDRAM-作业评审

晶振注意包地:缝合孔不需要打太密集,间距150mil放置一个即可:过孔不要打在焊盘上,自己注意调整:多处存在这样的情况,自己更改。铺上铜皮就不用走线了:走线不能在器件内部:晶振是需要保持净空的,不能走线:以上评审报告来源于凡亿教育90天高速

AD-全能20期-SMT32-两层板-20期-杨文越

差分对内等长凸起捣鼓不能超过线距的两倍2.差分出线可以在优化一下3.此处走线可以从焊盘拉出后子啊进行加粗处理4.差分对内等长误差5mil时钟信号需要单根包地处理,或者离其他信号20mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评

90天全能特训班20期AD-王志武-百兆网口

此处铜皮可以在优化一下,不美观2.存在没网络过孔,过孔不添加网络就没法进行连接,就是开路的3.注意铺铜要连接到焊盘上,这个是开路的4.pcb上存在多处开路5.注意除了散热过孔,其他的都需要盖油处理以上评审报告来源于凡亿教育90天高速PCB特

90天全能特训班19期 AD -梁为加-DCDC

1.差分换层需要在两边打回流孔2.走线避免直角3.多处尖岬铜皮以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?sp

90天全能特训班19期-fmc-AD-第8次作业-STM32

差分对内等长误差控制在+-5mil内这个过孔打太近了散热过孔要两面开窗处理这个差分出线不太耦合整版铺一下铜以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.

672 0 0
PCB Layout 2023-07-11 16:28:54
全能19期 lr-第四次作业-USB3.0&TypeC

差分走线要尽量耦合2.小电容靠近管脚摆放3.焊盘中心出线至外部才能拐线处理,避免生产出现虚焊4.RX和TX需要创建等长组进行等长,误差100mil,中间用根地线进行分隔5.时钟信号需要包地处理6.焊盘需要添加阻焊进行开窗处理,要不后期不能进

90天全能特训班19期 AD - fmc-百兆网口