找到 “评审报告” 相关内容 条
  • 全部
  • 默认排序

网口除差分信号外,其他信号都需要加粗到20mil2.注意网口的地分割,跨接器件旁要多打地过孔,分割间距2mm后期自己处理一下3.差分出线需要优化一下,器件可以摆放远一点,包地的线要需要均匀打上过孔4.注意差分信号需要按照阻抗线距进行走线晶振

90天全能特训班20期AD-杨文越-千兆网口

有未完成的连接应该出焊盘后加粗铜皮属性可以选这一项以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?spm=a1z1

393 0 0
PCB Layout 2023-12-18 21:08:55
ZJC-第二次作业-PMU模块的PCB设计-第一次上传作业评审

差分对内等长不满足+-5mil这个可以铺铜连接这里如焊盘的方式不太耦合以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.ht

358 0 0
PCB Layout 2023-12-11 18:03:17
LHY——第三次作业——USB—TYPE_c作业评审

差分出线要尽量耦合2.差分对内等长误差5mil3.TX和RX需要创建等长组进行等长4.器件摆放进行电容靠近管脚5.走线需要优化一下,尽量不要有直角和尖角6.座子要超出板框进行摆放以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了

90天全能特训班21 allegro-我的瓜呢-百兆网口

注意铺铜时要尽量把焊盘包裹起来,铜皮不要有任意角度,进行钝角2.电感挖空所在层需要右键重新铺铜进行挖空处理,焊盘处的铜皮不要进行挖空,否则存在开路3.电容先大后小排列摆放4.相同网络的铜皮和走线没有连接在一起,后期自己更改一下铜皮属性设置注

90天全能特训班21期 AD-哦-DCDC

晶振尽量靠近管脚放置包地要包全差分误差对内控制在+-5mil以内以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm?s

490 0 0
Allegro邹测景-第七次作业-2层STM32

差分线锯齿状等长不能超过线距的两倍很多差分都存在同样的问题,后期自己修改一下2.注意差分走线要尽量耦合3.一对差分只用进行对内等长,不用两根都进行绕蛇形4.滤波电容尽量靠近管脚摆放,走线加粗,需要优化一下以上评审报告来源于凡亿教育90天高速

90天全能特训班18期 allegro -觅一惘 -4DDR

此处走线8mil不满足载流,建议铺铜处理2.电感所在层的内部需要挖空处理3.反馈需要从最后一个滤波电容后面取样4.反馈路劲上的器件需要靠近管脚放置5.存在开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可

90天全能特训班18期AD-one piece-PMU

数据线高八位和低八位要分别进行分组等长,一组9根2.地址线等长不符合原理图要求3.等长注意一下不要有直角4.地址线分组需要把时钟信号,读写,控制都添加进来以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访

90天全能特训班18期-AD-怡红公子-1SDRAM

差分出线可以在尽显一下优化2.差分走线要尽量耦合3.差分走线不满足差分间距要求4.锯齿状等长不能超过线距的两倍5.存在开路后期自己在地平面层铺一下整版铜,把地尽量连接6.线宽尽量保持一致7.USB差分对内等长误差5mil以上评审报告来源于凡

90天全能特训班17期-allegro-向-USB3.0