找到 “评审报告” 相关内容 条
  • 全部
  • 默认排序

1.485需要走内差分2.差分对内等长误差5mil3.焊盘出现不规范,尽量从焊盘中心出线4.地分割间距要满足1mm,跨接器件旁边尽量多打地过孔5.电感所在层的内部需要挖空处理6.输出尽量铺铜处理,满足载流7.此处反馈线尽量打孔走底层8.走线

90天全能特训班15期 AD-彭子涵-达芬奇

电源输入主干道应该铺铜处理,15mil 不满足载流,应该先经过电容在到电感2.单点接地此处不用打孔,只要在散热焊盘上打孔即可3.可以在底层铺一个整版铜把地网络进行连接4.走线能拉直尽量拉直,后期自己用推挤功能推挤一下以上评审报告来源于凡亿教

90天全能特训班18期allegro-邹信锦-DCDC

这个出线不要从焊盘中心出线,容易造成虚焊这个时钟线包地要打地过孔缩短回流路径走线不要从器件中间穿过

立创EDA梁山派-彭鹏作业评审报告

cgnd到gnd分割距离要2mm以上cgnd到gnd跨接处,两端多打过孔底层gnd铜皮被走线分割,导致多处孤岛铜皮,两层板尽量走线在一层,留一个尽量短的回流路径过孔不要上小器件焊盘多处尖岬铜皮等长绕线不要绕出直角以上评审报告来源于凡亿教育9

90天全能特训班22期-王娜-第四次作业-千兆网口模块的PCB设计

电感底部不要放置器件,优化下布局:电感内部的铜皮需要挖掉:信号走线不能从电阻电容内部穿过,优化下走线路径:整体需要特别处理的就是电感底部的电容,不能放在电感底部,需要优化布局。其他的DCDC以及LDO没什么问题。以上评审报告来源于凡亿教育9

全能22期-AD-第03次作业-PMU模块PCB布局布线设计

过孔焊盘不要重叠,相同过孔间也应保持4mil以上间距过孔不要打到小器件焊盘反馈信号走线应加粗到10mil以上同层连接不需要打过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:ht

90天全能特训班20期-AD王志武 第三次作业PMU模块的PCB设计

多处飞线没有处理内层电源层、GND层没有铺铜,导致电源和地网络没有连通多处过孔没有网络上方差分没有包地,下方差分尽量单对差分包地打孔布线尽量短、尽量直不要绕线器件尽量中心对齐差分对内等长不符合规范等长尽量靠近引起不等长处等长差分对内等长没达

90天全能特训班21期-我的瓜呢 allegro 第四次USB3.0作业

差分换层旁边打回流地过孔差分出线尽量耦合时钟线单根包地打孔处理变压器出差分以外所有线加粗到20mil以上地焊盘就近打孔连接到大地铜存在飞线没有处理布线尽量短,不要绕线负片没有灌铜RX、TX分别建立等长组控100mli误差进行等长以上评审报告

90天全能特训班21期-LHY——第六次作业——千兆网口绘制

差分走线要注意耦合出线2.时钟信号包地需要再地线上打上地过孔3.差分走线不满足间距规则4.网口差分需要进行对内等长,误差5mil5.小块孤铜后期可以挖掉以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问

90天全能特训班20期 AD -xiaohao-百兆网口

1.布局、布线未完成,多处电源信号、时钟信号等重要信号未布局。2.差分对内等长错误3.内层负片没有铜皮,地和电源网络都没有连接4.以太网芯片到CPU的GMII接口线的发送部分需要等长,建立rx、tx分别等长控制100mil误差范围以上评审报

90天全能特训班20期-Candence16.6-Hello-第三次作业-百兆网口pcb