扫码关注
- 全部
- 默认排序
差分出线尽量耦合2.打孔从底层进行连接即可3.滤波电容靠近管脚放置4.焊盘出线需要优化5.四组差分需要进行对内等长，误差5mil6.时钟信号需要单根包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以
电感所在层的内部需要挖空2.滤波电容靠近电源输入管脚，走线加粗3.反馈路劲走一根10mil的线即可4.此处为输入主干道，打一个过孔不满足载流，建议铺铜处理5.确认一下此处输出主干道是否满足载流6.pcb上存在DRC以上评审报告来源于凡亿教育
1.确认一下此处是否满足载流2.pcb上存在3出开路3.焊盘里面存在多余的线头4.差分对内等长，锯齿状不能超过线距的两倍5.滤波电容靠近管脚放置，直接连接即可6.器件摆放不要干涉1脚标识7.注意过孔不要上焊盘以上评审报告来源于凡亿教育90天
pcb上存在短路2.滤波电容靠近管脚放置，走线加粗3.晶振下面尽量不要走线4.此处电源不满足载流5.变压器所有层挖空6.变压器除差分信号外，其他信号都需要加粗到20mil7.差分线对内等长处理不当，锯齿状等长凸起高度不能超过线距的两倍8.走
电感所在层的内部需要挖空2.此处为电源输入输出，主干道建议铺铜处理3.此滤波电容需要靠近管脚放置以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taoba
输入主干道建议铺铜处理2.确认一下此处是否满足载流，建议主干道都铺铜处理3.滤波电容靠近输入管脚放置4.输出走线建议加粗，保证载流余量5.晶振需要走内差分，并包地处理，电容位置需要调整一下，晶振内部不要有别的信号线6.电源滤波电容需要靠近管
存在多处尖岬铜皮和孤岛铜。2. 多处器件摆放干涉，如生产会造成两个器件重叠无法焊接。3.部分管脚存在开路。4.数据线分组错误，少了LDQM和HDQM5.地址线分组错误，缺少部分信号；以设计规范为准。以上评审报告来源于凡亿教育90天高速PCB
跨接电容旁边进行多打地过孔，不同的地间距建议2mm2.器件干涉3.SDRAM等长还存在没有达到目标值4.走线尽量不要从电阻电容中间穿5.滤波电容应该靠近输入管脚放置以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班
走线未连接到过孔中心2.器件干涉3.时钟信号等长不符合规范4.滤波电容尽量靠近管脚摆放，尽量一个管脚一个5.直接在电源层铺一个整版电源即可以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系
晶振需要走内差分处理2.SDRAM数据线低八位和高八位需要分开创建class，分别进行等长3.注意数据线之间等长需要满足3W规则4.地址线也需要满足3W规则5.滤波电容靠近管脚放置，尽量保证一个管脚一个6.数据线等长误差建议+-25,mil
