找到 “管脚” 相关内容 条
  • 全部
  • 默认排序

晶振下面尽量不要走线2.线宽突变,确认一下具体线宽,尽量保持统一3.电源输入的滤波电容应该靠近输入管脚(4脚)放置4.差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍5.注意等长线之间需要满足3W规则6.走线尽量不要有直角,此处需要优

立创EDA梁山派-Attention作业评审报告

1.电源输入的滤波电容应该靠近输入管脚(4脚)放置2.走线尽量不要从器件中间穿,自己调整一下走线路劲3.此处出线载流瓶颈,载流计算都是以铜皮在窄处进行计算4.差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍5.器件摆放尽量对齐处理6.

立创EDA梁山派-JIA作业评审报告

差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍2.器件摆放尽量对齐处理3.晶振走线需要走类差分处理4.电源输入的滤波电容应该靠近输入管脚(4脚)放置5.此处在一层走线即可,建议铺铜处理6.时钟包地需要在地上间隔150mil-200m

立创EDA梁山派-沐橙作业评审报告

1.电源输入的滤波电容应该靠近输入管脚(4脚)放置2.反馈一般以一根10mil的线连接到输出滤波电容之后3.差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍4.焊盘出线不规范,焊盘中心出线至外部才能拐线处理,避免生产出现虚焊;pcb上

立创EDA梁山派-LBM作业评审报告

晶振下面尽量不要走线2.差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍3.器件摆放尽量对齐处理4.电源输入的滤波电容应该靠近输入管脚(4脚)放置5.此处一层连通无需打孔6.线宽突变,确认一下具体线宽,尽量保持统一7.时钟包地上间隔需

立创EDA梁山派-黄生作业评审报告

1.电源输入的滤波电容应该靠近输入管脚(4脚)放置2.走线尽量不要从器件中间穿过3.差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍4.时钟信号包地需要在地线上间隔150mil-200mil添加一个地过孔

立创EDA梁山派-邢瑞林作业评审报告

USB的差分信号需要进行对内等长,等长误差为5mil2.晶振走线需要走类差分处理3.此处是用菊花链的方式进行等长,建议使用创建焊盘对组进行分段等长(U1-U2,U2-FPC1)4.电源输入的滤波电容应该靠近输入管脚(4脚)放置5.电源输出部

立创EDA梁山派-阿泰作业评审报告

电源输入电容应该靠近管脚放置输出电容电阻应该靠近管脚放置到电感后面输出3.3v晶振布局错误,晶振的一对线要走成类差分的形式, 线尽量短如下图。typec的LCD_R4、LCD_R5要走差分阻抗控制90欧姆做对内等长,差分走线尽量减少打孔换层

立创EDA梁山派-岳孝昱作业评审报告

晶振布局、布线错误,晶振的一对线要走成类差分的形式, 线尽量短如下图。typec的LCD_R4、LCD_R5要建立差分对走差分阻抗控制90欧姆做对内等长,换层需要靠近过孔打回流地过孔,D7、D8应该尽量靠近typec管脚放置。TF卡所有信号

立创EDA梁山派-郭付根作业评审报告

差分线处理不当,锯齿状等长,凸起高度不得超过线距的两倍2.电源输入的滤波电容应该靠近输入管脚(4脚)放置3.反馈从最后一个电容滤波电容取样,走一根10mil的线即可4.时钟包地需要间隔150mil-200mil打上一个地过孔5.线宽突变,确

立创EDA梁山派-申健作业评审报告