找到 “等长误差” 相关内容 条
  • 全部
  • 默认排序

此处做兼容设计,器件可以摆放在一起2.注意差分对内等长规范,锯齿状等长不能超过线距的两倍3.差分需要进行对内等长,等长误差为5mil有好几对都没有满足,后期自己调整一下4.后期自己优化一下走线5.Type-C信号只有6对差分信号,此处不用走

90天全能特训班19期 AD - 卢同学-USB

注意器件尽量整体中心对齐:上述一致问题,器件整体对齐处理:注意差分打孔换层的回流地过孔,打在正左右两侧,调整下:注意差分从过孔拉出,前两组调整为第三组的模式:此处电源信号并未连接:注意差分对内等长误差为5MIL:其他的没什么问题。以上评审报

全能19期-Faker-第5次组作业-USB 2.0/3.0&Type-C模块PCB设计

差分信号之间要用GND隔开:差分需要包地处理:此处打了两个孔,连接也两个都连接上,不然另一个孔没有意义:注意差分信号都需要包地处理:注意差分对内等长gap需要大于等于3w:没满足的都去重新等长下。差分对内等长误差为5MIL:以上评审报告来源

全能19期-Charlie 吴-第5次组作业-USB 2.0/3.0&Type-C模块PCB设计

这里间距最少需要1.5mm变压器旁边的信号除了差分外其他的一律20mil以上差分对内等长误差控制在+-5mil这个差分可以调一下,地孔可以往上挪。这里出线,线宽不要超过焊盘的宽度,拉出后在加粗晶振做类差分包地处理,这个电容靠近管脚放置。不要

708 0 0
张吕 第四次作业-千兆网口

电源管脚加粗走线:注意焊盘扇孔尽量从中心拉直出去扇孔:电源管脚加粗:注意组跟组等长误差是10MIL,不满足 自己修改下:组内误差满足 组跟组不满足。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接

AD-全能19期-卢同学-第5次作业HDMI模块PCB布局

器件干涉2.地网络就近打孔,缩短回流路劲3.差分对内等长凸起高度不能超过线距的两倍4.差分走要耦合,且满足差分间距要求5.注意走线不要有直角,后期自己优化一下6.VREF的线宽最少要加粗到15mil以上7.差分对内等长误差5mil8.反馈线

90天全能特训班19期AD -董超-2DDR

电源输入打孔要打在滤波电容的前面2.差分对内等长凸起高度不能超过线距的两倍3.网口除差分信号外,其他的都需要加粗到20mil,后期自己注意一下别的信号4.网口差分需要对内等长,误差5mil5.HDMI的4对差分要进行等长,对内等长误差5mi

邮件公益评审-觅一惘-H3-TVBOX

注意此处扇孔可以直接打在走线中间,这样拉出去形成了直角:注意个别过孔的间距,不要割裂了铜皮:注意数据组跟地址控制时钟组之间用GND走线隔开:再有空间的情况下 ,自己处理下。等长注意GAP尽量大于等于3W长度:优化处理下。其他的等长误差没什么

全能19期-Allegro-Charlie_Wu-第五次作业-SDRAM设计

注意电源走线需要加粗,满足载流2.此处电源不满足载流,后期自己铺铜处理3.晶振需要包地处理,并在地线上打上地过孔4.注意232的升压电容走线需要加粗5.差分换层尽量在旁边打上一对回流地过孔6.USB差分对内等长误差5mil7.确认一下此处是

90天全能特训班19期AD -朱腾-STM32

器件摆放干涉2.走线尽量不要从小器件中间穿3.数据线等长误差+-25mil,也就是50mil,后期自己重新设置一下4.地址线误差是+-50mil5.数据线等长存在误差报错地址线也存在同样的问题,后期自己绕一下蛇形等长6.数据线和地址线之间最

90天全能特训班19期AD -蔡春涛-1SDRAM